FPGA开发基本流程 系统规划,系统功能,功能模块划分 RTL设计,使用Verilog、System Verilog、VHDL进行描述 功能仿真,理想情况下的仿真 综合、编译、布局布线,FPGA厂商自带工具完成 时序仿真,时序分析约束 板级验证