Circuits--Combinational Logic--Arithmetic Circuits--Exams/ece241 2014 q1c

网址：https://hdlbits.01xz.net/wiki/Exams/ece241_2014_q1c

module top_module (
    input [7:0] a,
    input [7:0] b,
    output [7:0] s,
    output overflow
); //
 
    assign s = a + b;

    assign overflow = (a[7] & b[7] & ~s[7]) | (~a[7] & ~b[7] & s[7]);
    
	//原理就是如果两个数都为负数，那个相加一定为负数，但是最终s的最高位不是1，那就证明溢出了，两个数都是正数同理。

endmodule