mccree618-CSDN博客

网上的主流方法大概有两种（以437为例，其他方法一样）1、在控制台输入 chcp 437，暂时性更改2、通过cmd-regedit进入注册表，定位至HKEY_CURRENT_USER\Console\%SystemRoot%_system32_cmd.exe，更改CodePage的值，永久性更改------------------------------------------------------------------------------------------------------

2021-10-31 21:01:22 2346 2

原创如何将python本地的第三方库配置到pycharm中

在pycharm中创建new project时，会出现如下页面（使用本地配置好的解释器而不是创建新的虚拟环境）1、选择 Previously configured interpreter2、再点击右边的三小点，选择 system interpreter3、再将路径选择为当地python解释器所在路径(一般会默认选择)这样创建的 Project 就可以使用本地已安装好的第三方库...

2021-06-28 10:15:02 1181 1

mccree618的博客

原创使用modelsim查看DUT的原理图

原创仲裁器电路

原创任意奇数分频Verilog实现

原创基于Quartus II 的FIFO IP核模块

原创基于Quartus II 的双端口RAM IP核模块

原创基于Quartus II 的单端口RAM IP核模块

原创基于Quartus II 的PLL IP核模块

原创基于FPGA的IO复用扫描模块

原创基于FPGA的上升沿检测模块

原创基于FPGA的PWM模块

原创基于FPGA的按键消抖模块

原创 HDLBits刷题记录 Circuits—Sequential Logic—Shift Registers

原创 HDLBits刷题记录 — Count clock

原创 HDLBits刷题记录 Circuits—Sequential Logic—Counters

原创 HDLBits刷题记录—Edgedetect有感

原创 HDLBits刷题记录 Circuits—Sequential Logic—Latches and Flip-Flops

原创 HDLBits刷题—Exams/ece241 2014 q1c(最简方法)

原创逻辑门的延迟仿真

原创 HDLBits刷题记录 Circuits—Combinational Logic—Arithmetic Circuits

原创 HDLBits刷题记录 Circuits—Combinational Logic—Basic Gates

原创 HDLBits刷题记录 Verilog Language—More Features

原创 HDLBits刷题记录 Verilog Language—Procedures

原创 HDLBits刷题记录 Verilog Language—Modules: Hierarchy

原创 HDLBits刷题记录 Verilog Language—Vectors

原创用Verilog HDL实现4位超前进位加法器

原创如何用C语言在控制台输出437代码页编码下的ASCII字符

原创如何将python本地的第三方库配置到pycharm中

通过Visio绘制时序波形图

空空如也