Exams/ece241 2014 q1c (HDLbits)

Assume that you have two 8-bit 2's complement numbers, a[7:0] and b[7:0]. These numbers are added to produce s[7:0]. Also compute whether a (signed) overflow has occurred.

假设您有两个 8 位 2 的补码，a[7:0] 和 b[7:0]。 这些数字相加产生 s[7:0]。 还要计算是否发生了（有符号的）溢出。

题目解析：

根据补码的加减原则，直接8位相加，符号溢出指相加后本应该是是正数变为负数，反之亦然，（由于数据只有八位，溢出的数据会被忽略）

解决策略：每位输出由每位a，b，与低一位的进位相加来决定这一位的和对下一位的进位。

module another_gate(
input [7:0]a,
input [7:0]b,
output [7:0] s,
output overflow);
integer h;
reg [7:0]g;
wire[7:0] t,k,o,m,n,j;
wire x;
always @(*)
begin
g[0]=a[0]&b[0];
for(h=1;h<=7;h=h+1)
g[h]=a[h]&&b[h]||a[h]&&g[h-1]||b[h]&&g[h-1];//计算每一位对下一位的进位
end
assign s[7:1]=(a[7:1]^b[7:1])^g[6:0]; //算出每一位的数值
assign s[0]=a[0]^b[0];//由于0位没有进位故单独提出来算
assign k=~a+1;//计算a的相反数，分四种情况讨论，a为正数（且k，