半导体存储芯片的基本结构
1,存储矩阵:由大量存储单元构成
2,译码驱动:提供一行数据的电源
3,读写电路:为存储矩阵提供控制信息
4,片选线:是否选中这个芯片,用于容量扩充
5,地址线:外部信号选通那一行的信息单元
6,数据线:读出一行的地址,可以知道一个存储单元有多少位
7,数据线数和地址线数共同反映了存储芯片容量的大小
主存主要采用的芯片
DRAM和SRAM
RAM随机存储器
SRAM | DRAM | |
---|---|---|
存储信息(0/1) | 触发器 | 电容 |
破坏性读出 | 稳态 | 破坏性 |
需要刷新 | 不需要 | 需要 |
送行列地址(行地址、列地址) | 因为行列地址不同,需要一次性 | 行列长度相同,可以采用分两次发送,地址线减半 |
运行速度 | 快 | 慢 |
集成度 | 低 | 高 |
发热量 | 大 | 小 |
存储成本 | 高 | 低 |
现在一般是SDRAM
DRAM刷新
-
行列地址
- n位地址,就会有2^n条线来选通,太多线,DRAM采用坐标的方式定位到某个存储单元
- 前n/2为行地址,后n/2为列地址
- 这样只需要2*2^(n/2)条选通线
-
每次刷新一行的单元
-
如何刷新
- 有专门的硬件支持,占用一个读写周期,读了马上写
-
什么时候刷新
- 刷新时间是2ns
- 也就是2ns内需要刷新全部的行,刷新时间为一个读写周期
三种刷新模式
- 分散刷新:
- 每读写一次就刷新一次
- 集中刷新:
- 一个周期内专门挑出一段时间来进行全部行的刷新
- 异步刷新:
- 2ns内算出要多少间隔来进行刷新,这样死时间不集中