调试之如何使用数字示波器

1、概述

当前示波器分为模拟示波器和数字示波器两类,主要工作原理都是通过示波管像屏幕发射电子,发射的电子经过聚焦形成电子束打到涂有荧光物质的屏幕上,这样电子束打中的就会发出光来,从而显示出我们的波形。模拟示波器的优势是可以实时显示波形,数据更新快每秒捕捉几十万波形,而数字示波器的处理时间比较长,每秒只捕捉几十个波形,且数字示波器分辨率也没有模拟的高。但是数字示波器也有独特的优势可以进行波形触发、存储、测量等,一般我们常常用的是数字示波器,所以这里给我自己介绍一下哈哈。

2、数字示波器

数字示波器的原理主要分为两个部分,一个是存储一个是显示,模拟信号输入到示波器内部首先首先要进行适当地衰减,然后经过ADC采样量化编码将模拟量转换数字量,然后将数据存储在存储器中,显示阶段将数据读出经过DA转换后通过示波管将波形复现到屏幕上,这种原理就导致数字示波器处理时间长,捕捉速率慢的缺点了。示波器即一个以直角坐标系为参考系,实际上就是从时间和幅值二维的去显示一个信号,并对信号进行分析测量的工具(只是一个工具,听起来好惨)。
在这里插入图片描述

3、示波器使用

3.1、基本设置

每个示波

  • 1
    点赞
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
使用Verilog语言实现数字示波器的功能,具体步骤如下: 1. 定义输入和输出端口,包括ADC控制端口、存储器端口和显示器控制端口等。如下: ``` module oscilloscope( input clk, input rst, input [7:0] adc_data, input [1:0] channel_sel, input [1:0] range_sel, output reg [7:0] lcd_data, output reg rs, output reg en, output reg [3:0] addr, output reg [7:0] data ); ``` 2. 定义局部变量和模块实例,包括ADC控制器、存储器和显示器控制器等。如下: ``` reg [7:0] adc_ctrl; reg [2:0] lcd_ctrl; reg [7:0] mem_data [0:1023]; reg [9:0] mem_addr; reg [7:0] disp_data; reg disp_rs; reg disp_en; reg [3:0] disp_addr; reg [7:0] disp_dout; always @(posedge clk) begin // ADC控制器 case (channel_sel) 2'b00: adc_ctrl = 8'h80; 2'b01: adc_ctrl = 8'h90; 2'b10: adc_ctrl = 8'ha0; 2'b11: adc_ctrl = 8'hb0; endcase // 存储器 if (rst) begin mem_addr <= 10'h0; for (i = 0; i < 1024; i = i + 1) begin mem_data[i] <= 8'h0; end end else if (adc_data[7]) begin mem_data[mem_addr] <= adc_data[6:0]; mem_addr <= mem_addr + 1; end // 显示器控制器 case (lcd_ctrl[2:0]) 3'b000: begin disp_data <= 8'h30; disp_rs <= 1'b0; disp_en <= 1'b1; disp_addr <= 4'b0000; end 3'b001: begin disp_data <= 8'h38; disp_rs <= 1'b0; disp_en <= 1'b1; disp_addr <= 4'b0000; end 3'b010: begin disp_data <= 8'h0c; disp_rs <= 1'b0; disp_en <= 1'b1; disp_addr <= 4'b0000; end 3'b011: begin disp_data <= 8'h01; disp_rs <= 1'b0; disp_en <= 1'b1; disp_addr <= 4'b0000; end 3'b100: begin disp_data <= disp_data; disp_rs <= 1'b1; disp_en <= 1'b1; disp_addr <= 4'b0001; end 3'b101: begin disp_data <= disp_data; disp_rs <= 1'b1; disp_en <= 1'b1; disp_addr <= 4'b0001; end 3'b110: begin disp_data <= disp_data; disp_rs <= 1'b1; disp_en <= 1'b1; disp_addr <= 4'b0001; end 3'b111: begin disp_data <= disp_data; disp_rs <= 1'b1; disp_en <= 1'b1; disp_addr <= 4'b0001; end endcase end ``` 3. 实现ADC控制器的逻辑,包括配置工作模式和采样率,以及数据传输和时序控制等。如下: ``` always @(posedge clk) begin if (rst) begin en <= 1'b0; adc_ctrl <= 8'h0; end else if (adc_ctrl[7]) begin en <= 1'b1; addr <= 4'b0001; data <= adc_ctrl[6:0]; adc_ctrl <= adc_ctrl & 8'h7f; end else begin en <= 1'b0; addr <= 4'b0000; data <= 8'h0; end end ``` 4. 实现存储器的逻辑,包括地址计数和数据存储等。如下: ``` always @(posedge clk) begin if (rst) begin mem_addr <= 10'h0; for (i = 0; i < 1024; i = i + 1) begin mem_data[i] <= 8'h0; end end else if (adc_data[7]) begin mem_data[mem_addr] <= adc_data[6:0]; mem_addr <= mem_addr + 1; end end ``` 5. 实现显示器控制器的逻辑,包括控制命令和数据传输等。如下: ``` always @(posedge clk) begin if (rst) begin lcd_ctrl <= 3'b000; disp_data <= 8'h0; disp_rs <= 1'b0; disp_en <= 1'b0; disp_addr <= 4'b0000; disp_dout <= 8'h0; end else if (lcd_ctrl == 3'b111) begin lcd_ctrl <= 3'b000; end else begin lcd_ctrl <= lcd_ctrl + 1'b1; end end always @(posedge clk) begin if (rst) begin disp_data <= 8'h0; disp_rs <= 1'b0; disp_en <= 1'b0; disp_addr <= 4'b0000; disp_dout <= 8'h0; end else if (lcd_data != disp_dout) begin disp_data <= lcd_data; disp_rs <= rs; disp_en <= en; disp_addr <= addr; disp_dout <= lcd_data; end end ``` 6. 编译Verilog代码并烧录到FPGA芯片中。 以上是使用Verilog语言实现数字示波器的基本步骤,具体实现时还需要考虑更多的细节和调试工作。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值