![](https://img-blog.csdnimg.cn/20201014180756780.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
总线协议
青豆哒哒
高校学生
展开
-
XILINX ZU系列FPGA PS-PL通过双口BRAM进行数据通信实验
前言emm最近开始学习ZYNQ PS部分开发,主要是想通过PS-PL BRAM通信接口学习一下在SDK上对PS内存的操作,实际上PL-PS之间通信即通过操作同一片地址空间实现数据通信哈,大数据量的通信通常用DMA实现,少量配置数据传输的话可以用block ram实现。1、VAVIDO搭建block design搭建BD主要是配置PS外围部分连接,包括PS和外设之间,PS和PL之间的连接,如图所示搭建BRAM所需最小外围连接,包括PS部分,复位模块,双口BRAM等模块。1️⃣zynq ps:配置PS原创 2020-10-23 19:13:25 · 2629 阅读 · 0 评论 -
AXI4 4.0 full总线协议概述及BRAM IP CORE调用
1、概述AXI协议是ARM制定的高速接口协议,支持在主从设备间提供高性能、高频率的系统通信。并且在XILINX VIVADO中绝大部分的IP CORE都支持AXI接口,掌握AXI协议意味着你可以很方便的使用赛灵思的各类IP CORE。1.1、分类AXI4.0总线主要有以下三类分别适用于不同场景:AXI4.0 FULL:面向高性能地址映射,支持突发事件读写,也就是写一次地址,可以传输高达2...原创 2020-04-06 17:46:48 · 2569 阅读 · 0 评论