硬件设计
文章平均质量分 79
郭言郭语的一天
青豆哒哒
高校学生
展开
-
基于FPGA实现异步串口UART
1、UART硬件1.1、逻辑电平1.1、电平转换芯片2、UART协议2.1、串口参数2.2、通信时序2.3、系统时钟3、基于FPGA实现UART协议3.1原创 2021-11-30 10:58:17 · 5839 阅读 · 2 评论 -
基于XILINX Spartan6开发AD9914之AM调制(下)
1、前言AD9914基本配置以及工作模式和数字调制方法见:基于XILINX Spartan6开发AD9914之数字调制(上)本节对于模拟调制方式仅介绍有AM调制2、配置目标3、串行端口配置寄存器同基于XILINX Spartan6开发AD9914之数字调制(上)4、并行端口传输数据本节采用并行端口配置模式,由于并行配置速率较快,方便用于各种参数的模拟调制,当使用串行寄存器配置时F[3:0]为4‘b0001,通过切换F[3:0]为其他参数。可以支持配置频率和幅度等信息,比如AM调制,首先F[3原创 2021-11-18 20:07:50 · 1682 阅读 · 0 评论 -
基于XILINX Spartan6开发AD9914之数字调制(上)
概述AD9914是一款带12位DAC直接数字频率合成器,能够产生高达1.4GHz频率正弦波,支持高数据率对相位、频率和幅度调谐字快速编程,支持串行和并行数据输入端口对内部寄存器进行配置,同时支持32位快速并行数据输入。内部功能框图如下所示:用户通过串口或者并口提供幅度、频率、相位等参数到DDS,产生的对应的信号并通过DAC发出,同时时钟支持外部提供直接采样时钟或者参考时钟(利用内部锁相环锁出采样时钟,吗注意内部锁相环VCO范围:2.4~2.5G)。...原创 2021-11-18 16:49:54 · 3554 阅读 · 6 评论 -
XILINX 7series FPGA挂载DDR3之引脚约束
1、前言FPGA端挂载DDR时,对FPGA引脚的约束和选择并不是随意的,有一定的约束规则,一般可以通过利用vivado工具中的pin assignment去选择合适的位置辅助原理图设计。2、DDR3约束规则XILINX 7series FPGA支持高性能存储接口,对于DDR来说分为数据(DQ,DQS,DM)和控制(地址和控制信号)两类引脚,在和FPGA互联时,DDR数据部分以字节组为单位,即每8个数据线和对应的DQS和DM数据掩码作为一组,对于64位DDR来说就有8个字节组。DDR控制部分不分组,可以原创 2021-08-17 15:47:25 · 6813 阅读 · 0 评论 -
认识SFP/SFP+/QSFP/QSFP+光模块
概述SFP( small form-factor pluggable)称为小封装热拔插光模块,应用于电信行业和光通信,SFP/SFP+/QSFP最关键的区别在于速率上的区别,这是因为使用的协议不同,SFP是基于IEEE802.3和SFF-8472,传输速率能够达到4.25 Gbps,SFP+规范是基于SFF-8431最高传输速率可以达到16Gbps,相较SFP和SFP+的1路收发通路,QSFP和QSFP+增加到了4路,也就是数据速率提高4倍,如下所示光模块协议发展到不同过程中一些版本的速率和接口类型。原创 2021-06-24 21:48:03 · 55453 阅读 · 2 评论 -
7 seriesFPGA配置方式概述
a原创 2021-06-16 14:00:01 · 4216 阅读 · 0 评论 -
XILINX 7series FPGA组成概述
概述FPGA是现场可编程逻辑,相较专用的ASIC集成电路,FPGA支持多次编程,使用上更加灵活,试错成本更小。XILINX FPGA组成由可编程逻辑资源CLB(包含LUT、FF等)、丰富的I/O资源、布线资源、时钟资源(CMT)、存储资源(BRAM)、底层嵌入硬件模块(运算单元DSP、高速收发器等)1、可编程逻辑资源CLBCLB在FPGA中最为丰富、CLB分为CLBLL (logic)和CLBLM(memory),CLBLL由两个SLICEL组成,CLBLM由1个SLICEM和1个SLICEL组成,原创 2021-06-13 17:02:03 · 2381 阅读 · 0 评论 -
认识PCIe---硬件篇
前言随着科技的发展,数据量需求增加,高速数据传输接口就显得越来越重要了,相较PCIe的前辈PCI的单端并行传输数据的方式,PCIe采用高速串行传输数据,采用差分信号降低共模信号干扰,采用更高的时钟并将时钟信号嵌入数据流中,而不是单独的时钟信号,这样就避免了时钟产生的时延等问题,高速串行传输代替并行是大势所趋,像高速AD/DAJESD数据接口也是一种串行传输的方式。和PCI并行总线架构不同PCIe是点对点的连接方式,每组链接称为一个link,包含1-16条lane(x1,x2,x4,x8,x16),P原创 2021-06-11 15:38:47 · 10151 阅读 · 0 评论 -
硬件设计---认识二极管
1、认识二极管二极管是一种由半导体材料(硅,锗)组成的电子器件,具有单向导电特性,即一定正向电压加载在二极管两端,可以使得二极管导通,反向电压加载在二极管两端使得二极管反向截止,其单向导电性使得其具有整流效果,即将交流信号变换为直流信号,同时其正向导通反向截止特性也可以当做开关使用。 2、二极管电流电压关系但是实际中二极管使用并不是如此简单的线性关系,如下图,当正向电压小于0.4V,电流约为0,这意味着二极管处于截止状态,电路相当于断路状态,当电压大于0.4V时电流急剧增加,此时二极管导通,电路原创 2021-03-11 17:22:08 · 2353 阅读 · 0 评论 -
硬件设计之JTAG转USB转换芯片
前言实验室XILINX下载器常常存在不够用的情况,将下载器集成到PCB上这样调试时只需要一条USB线缆就行啦,再也不用到处找下载器了呜呜,XILINX FPGA支持JTAG最高优先级调试,因此只需要将JTAG转换为USB就行啦JTAG-SMT2-NCJTAG-SMT2-NC是一款XILINX专用的JTAG转USB2的转换模块,支持3.3V主电压供电,1.8V-5V JTAG信号,速率30Mbps。用户可以将XILINX JTAG直接连在转换芯片JTAG管脚,如果使用zynq系列芯片,推荐将GPIO原创 2021-03-10 09:38:17 · 4935 阅读 · 0 评论 -
认识USB-TYPEA/B/C/micro/mini
1、USB分类标准根据标准分类的话大致分为以下,不同协议对用户而言最大的区别就是速率上和物理上接口的区别,从USB3.2之后TYPE C就成为唯一支持的接口了,相较其他接口支持双通道传输。 接插件按照物理接插件分类如下: 2、接插件匹配USB接头配对说明,参考https://www.wiki-wiki.top/wiki/USBUSB协议和接插接对应关系: 3、管脚定义1、TYPE A/B 4 PIN 引脚1:电源。USB设备供电端口(+5V)。引脚2:接入南桥,传输原创 2021-03-09 11:02:16 · 4746 阅读 · 0 评论 -
USB2.0转TTL串口硬件实现
前言刚好做XILINX ZYNQ ultrascale芯片的硬件,为了方便PS开发,ZYNQ ULTRASCALE对外接出一组TTL串口,为了方便和PC连接,对外接口希望做成micro USB。概述串口即串行通信协议,数据bit级传输,异步串行同行UART是一种起止式同通信方式,通过停止位和起始位标志通信的开始和结束,从而实现通信,这里不做赘述,具体见UART,常见使用逻辑电平有TTL,RS232,RS485等逻辑电平,各自具有优势,如TTL/rs232单端信号,抗干扰能力差,支持全双工通信,RS48原创 2021-03-05 14:39:51 · 2436 阅读 · 1 评论 -
硬件设计---巴伦的选型、分类及应用
1、前言随着高速电路行业的发展,差分信号由于其抗共模干扰的巨大优势,在高速电路中应用非常广泛,但是当电路板之间的高速信号连接时我们常常使用同轴线进行连接,其屏蔽效果可以达到比较好的传输质量,但同轴线由于工艺只能做成单端信号的形式,那么在PCB板内传输的差分信号如何转换成单端信号对外接出呢?这个时候巴伦就发挥了作用,巴伦可以实现平衡端和不平衡端之间的转换、阻抗变换、共模电流抑制等功能。2、性能指标根据需求选择符合要求的巴伦,首先需要考虑其主要性能参数,尤其是高速ADC前端的巴伦,对其差分端幅度和相位不平原创 2021-01-18 19:40:09 · 6285 阅读 · 0 评论 -
常用RF连接器SMA/SMB/SMP/MMCX/BNC/TNC/2.92/2.4
1、前言通常在选用连接器时,主要关注其频率范围、阻抗、耐压值、驻波比、尺寸大小等,因此不同的连接器有着不同的属性适用于不同场景,现记录一下常用RF连接器。1.1、SMASMA接口有两种形式,分别如下所示,常规SMA“外螺纹+插孔”,“内螺纹+插针”,RP_SMA则相反,“外螺纹+针”,“内螺纹+孔”。一种是RF JACK也叫SMA_J即“外螺纹+插孔”,如下图所示: 一种是RF PLUG也叫SMA_K即“外螺纹+插孔”,如下图所示:常规的SMA频率通常能做到DC-18GHz,更精密的S原创 2021-01-08 16:06:12 · 41300 阅读 · 5 评论 -
ADI评估板EVAL-AD9174开发记录---下
1、概述DAC正常工作的前提是电源以及时钟稳定工作,因此需要首先配置锁相环,根据ADI评估板EVAL-AD9174开发记录—上的时钟需求配置出需要的时钟频率,待时钟锁定后配置dac内部锁相环,NCO,jesd模式等寄存器,待dac配置完成后实现与FPGA之间数据link。2、HMC7044配置2.1、接口驱动时钟接口代码由ROM配置模块、操作维护配置模块和SPI接口组成。其中ROM配置模块用于存储时钟和时钟的上电配置数据;操作维护配置接口则用于接收从操作维护接口送入的配置数据,并转换为SPI接口所原创 2022-04-07 14:12:46 · 3421 阅读 · 8 评论 -
硬件设计---PCB相关知识
1.1 板材选择PCB板材根据损耗级别可以分为:普通损耗板材、中损耗板材、低损耗板材和超低损耗板材,其中,低损耗及超低损耗板材就是我们通常所说的高速板材。普通板材常用FR4,高速板材常用TU系列,中损耗有F1,M1系列。1.2 单板层数在PCB设计之前,设计者需根据单板尺寸、单板规模,如信号数目、电源种类等,以 及EMC的要求粗略估计单板的信号层、电源层、地层的数目,从而获得单板的总层数。总层数越多,布线越方便,EMC性能越好,但成本也相应提高,因此,总层数的确定是系统权衡的过程。一般在P原创 2020-09-19 10:41:12 · 1065 阅读 · 0 评论 -
硬件设计---JTAG菊花链
1、常见拓扑1.1、星型拓扑星型拓扑采用集中式通信控制策略,所有通信均由中央节点控制,中央节点必须建立和维持并行数据通路,星型拓扑可以有效避免信号再多个负载不同步的问题,可以让负载上收到的信号完全同步,但是需要有足够的驱动能力。1.2、菊花链拓扑电子行业中菊花链是一种布线拓扑,也叫手牵手链接方式,只有相邻设备之间可以进行直接通信,不相邻设备必须通过其他设备中转,这样不会形成回路。菊花链一般适用较低速的信号,尤其是多负载菊花链的多重反射,所以菊花链的信号完整性比星形拓扑负载多了。2、JTA原创 2020-09-08 20:41:23 · 9212 阅读 · 0 评论 -
硬件设计---逻辑电平篇
1、概述在数字世界中只有“0”和“1”的概念,那么器件如何识别到高电平还是低电平呢,这就需要电平门限判决,这就是我们所说的逻辑电平,在高速电路设计中传统的单端逻辑电平已经无法满足数据传输速率需求,一个是电平幅度大,信号变沿耗费时间长,不适合传输频率高于200MHz信号,其次单端信号在传输路径上容易受到干扰不利于远距离传输,并且其功耗较大。因此适用于高速信号的差分电平逻辑出现了,典型有LVDS,低功耗,最高数据率高达3.125Gbps,但一般超过2Gbps我们会采用LVPECL电平逻辑或CML等,DDR存储原创 2020-08-13 22:44:14 · 4585 阅读 · 2 评论 -
调试之学生电源的使用
1、前言师妹,板子坏了,DAC没有输出啊!!咚咚咚跑下楼售后。。。发现是射频线坏了,换一根就好了。师妹,板子坏了,下不进bit啊!!咚咚咚跑下楼售后。。。发现是电源限流了,供电不足(本来调好限流结果被别人用的时候改了)比较明显的表现是下bit过程中电流爬升到一定程度后骤降,改一下限流就好了。所以就想简单的介绍一下学生电源吧2、学生电源使用如图为实验室常见的双通道学生电源,两路可调输出,一路固定输出,且可调通道有三种工作方式,每个通道的电流/电压实时显示在屏幕上(显示电流或电压通过选择开关选原创 2020-07-09 14:36:12 · 9631 阅读 · 1 评论 -
硬件设计---认识存储器篇
1、概述在高速电路设计中,存储器也是必不可少的哦,无论是缓存大量数据还是固化程序或者运行操作系统都需要存储器做硬件支持,一般按照易失性来分类的话,一般存储器总的来说可以分为两类,一类是ROM,属于非易失性存储器,也叫只读存储器,掉电后数据不丢失;一类是随机存储器,属于易失性存储器,一般也叫随机存储器,掉电后数据丢失(除了F-RAM,掉电不丢失,属于非易失性存储器)。随着存储技术的发展市面上有多种成熟存储器类型,各有特色,适合应用在不同的场所,我们先有大致的认识后,选型时才方便pick呀。2、非易失性存原创 2020-07-05 21:37:30 · 1207 阅读 · 0 评论 -
硬件设计---认识时钟篇
1、概述在数字电路中时钟是整个电路的心脏,电路的的一举一动都是根据时钟节拍下进行的,随着信息量逐渐提高,对硬件信息处理能力提出了更大的需求,时钟作为数字硬件的关键成员,其性能需要我们关注,尤其在高速电路设计中对模拟转换芯片对时钟性能有很高的需求,因此正确选择时钟是很关键的一步,前提是我们要了解时钟的关键参数咯。在数字电路中最常见的时钟元件有晶振和锁相环、时钟缓冲器等,简单了解下~2、晶振&晶体2.1、原理晶体具有压电效应,即在晶体两极增加电压,能使晶体发生机械变形,在晶体两极增加压力又能使晶原创 2020-06-24 14:16:38 · 5109 阅读 · 1 评论 -
硬件设计---了解电源篇
1、概述在高速电路设计中一块单板上常存在多种电源(3.3V,1.8V,1.2V,1.0V,0.9V,0.75V等),有时光是对FPGA供电就需要五六种电源,为了便于使用往往用户只需要提供一种或几种电源,然后经过板上电源模块转换到各个目标电源进行使用,电源架构一般有集中式电源架构和分布式电源架构。1、集中式电源架构即输入电压直接通过隔离DCDC模块转换到各个目标电压,但成本高,占用PCB面积大。 2、分布式电源架构输入电源经过隔离DCDC电源转换到中间电源再经过非隔离电源模块转换到最终目标电压原创 2020-06-16 21:27:14 · 2260 阅读 · 0 评论