文章转自微信公众号，花蚂蚁
原文链接：Verilog语法之八：条件语句
1 if_else语句
if语句是用来判定所给定的条件是否满足，根据判定的结果（真或假)决定执行给出的两种操作之一。Verilog HDL语言提供了三种形式的if语句。
(1) if(表达式) 语句
例如：
(2) if(表达式) 语句1
else 语句2
例如：
(3) if(表达式1) 语句1;
else if(表达式2) 语句2;
else if(表达式3) 语句3;
........
else if(表达式m) 语句m;
else 语句n;
例如：
6点说明：
(1).三种形式的if语句中在if后面都有“表达式”，一般为逻辑表达式或关系表达式。
系统对表达式的值进行判断，若为0,x,z，按“假”处理，若为1，按“真”处理，执行指定的语句。
(2) .第二、第三种形式的if语句中，在每个else前面有一分号，整个语句结束处有一分号。
这是由于分号是Verilog HDL语句中不可缺少的部分，这个分号是if语句中的内嵌套语句所要求的。如果无此分号，则出现语法错误。
但应注意，不要误认为上面是两个语句（if语句和else语句)。它们都属于同一个if语句。else子句不能作为语句单独使用，它必须是if语句的一部分，与if配对使用。
(3).在if和else后面可以包含一个内嵌的操作语句(如上例)，也可以有多个操作语句，此时用begin和end这两个关键词将几个语句包含起来成为一个复合块语句。
如：
注意在end后不需要再加分号。因为begin_end内是一个完整的复合语句，不需再附加分号。
(4).允许一定形式的表达式简写方式。
如下面的例子：
(5).if语句的嵌套
在if语句中又包含一个或多个if语句称为if语句的嵌套。一般形式如下:
应当注意if与else的配对关系，else总是与它上面的最近的if配对。
如果if与else的数目不一样,为了实现程序设计者的企图,可以用begin_end块语句来确定配对关系。例如:
这时begin_end块语句限定了内嵌if语句的范围，因此else与第一个if配对。
注意begin_end块语句在if_else语句中的使用。因为有时begin_end块语句的不慎使用会改变逻辑行为。见下例：
尽管程序设计者把else写在与第一个if(外层if)同一列上，希望与第一个if对应，但实际上else是与第二个if对应，因为它们相距最近。正确的写法应当是这样的：
if(index>0)
begin
for(scani=0;scani<index;scani=scani+1)
if(memory[scani]>0)
begin
$display("...");
memory[scani]=0;
end
end
else /*WRONG*/
$display("error-indexiszero");
(6).if_else例子
下面的例子是取自某程序中的一部分。这部分程序用if_else语句来检测变量index以决定三个寄存器modify_segn中哪一个的值应当与index相加作为memory的寻址地址。并且将相加值存入寄存器index以备下次检测使用。
程序的前十行定义寄存器和参数。
2 case语句
case语句是一种多分支选择语句，if语句只有两个分支可供选择，而实际问题中常常需要用到多分支选择，Verilog语言提供的case语句直接处理多分支选择。
它的一般形式如下:
case(表达式) <case分支项> endcase
casez(表达式) <case分支项> endcase
casex(表达式) <case分支项> endcase
case分支项的一般格式如下:
说明:
case括弧内的表达式称为控制表达式，case分支项中的表达式称为分支表达式。控制表达式通常表示为控制信号的某些位，分支表达式则用这些控制信号的具体状态值来表示，因此分支表达式又可以称为常量表达式。
当控制表达式的值与分支表达式的值相等时，就执行分支表达式后面的语句。如果所有的分支表达式的值都没有与控制表达式的值相匹配的，就执行default后面的语句。
default项可有可无，一个case语句里只准有一个default项。
下面是一个简单的使用case语句的例子。该例子中对寄存器rega译码以确定result的值。
-
每一个case分项的分支表达式的值必须互不相同，否则就会出现矛盾现象(对表达式的同一个值，有多种执行方案)。
-
执行完case分项后的语句，则跳出该case语句结构，终止case语句的执行。
-
在用case语句表达式进行比较的过程中，只有当信号的对应位的值能明确进行比较时，比较才能成功。因此要注意详细说明case分项的分支表达式的值。
-
case语句的所有表达式的值的位宽必须相等，只有这样控制表达式和分支表达式才能进行对应位的比较。一个经常犯的错误是用'bx, 'bz 来替代 n'bx, n'bz，这样写是不对的，因为信号x, z的缺省宽度是机器的字节宽度，通常是32位(此处 n 是case控制表达式的位宽)。
下面将给出 case, casez, casex 的真值表：
case语句与if_else_if语句的区别主要有两点:
与case语句中的控制表达式和多分支表达式这种比较结构相比，if_else_if结构中的条件表达式更为直观一些。
对于那些分支表达式中存在不定值x和高阻值z位时,case语句提供了处理这种情况的手段。下面的两个例子介绍了处理x,z值位的case语句。
[例1]:
[例2]:
Verilog HDL针对电路的特性提供了case语句的其它两种形式用来处理case语句比较过程中的不必考虑的情况( don't care condition )。
其中casez语句用来处理不考虑高阻值z的比较过程，casex语句则将高阻值z和不定值都视为不必关心的情况。
所谓不必关心的情况，即在表达式进行比较时，不将该位的状态考虑在内。
这样在case语句表达式进行比较时，就可以灵活地设置以对信号的某些位进行比较。
见下面的两个例子:
[例3]:
[例4]:
3 使用不当产生锁存器的情况
Verilog HDL设计中容易犯的一个通病是由于不正确使用语言，生成了并不想要的锁存器。
下面我们给出了一个在“always"块中不正确使用if语句，造成这种错误的例子
检查一下左边的"always"块，if语句保证了只有当al=1时，q才取d的值。这段程序没有写出 al = 0 时的结果, 那么当al=0时会怎么样呢？
在"always"块内，如果在给定的条件下变量没有赋值，这个变量将保持原值，也就是说会生成一个锁存器！
如果设计人员希望当 al = 0 时q的值为0，else项就必不可少了，请注意看右边的"always"块，整个Verilog程序模块综合出来后，"always"块对应的部分不会生成锁存器。
Verilog HDL程序另一种偶然生成锁存器是在使用case语句时缺少default项的情况下发生的。
case语句的功能是：在某个信号（本例中的sel)取不同的值时，给另一个信号（本例中的q)赋不同的值。
注意看下图左边的例子，如果sel=0,q取a值，而sel=11,q取b的值。这个例子中不清楚的是：如果sel取00和11以外的值时q将被赋予什么值？在下面左边的这个例子中，程序是用Verilog HDL写的，即默认为q保持原值，这就会自动生成锁存器。
右边的例子很明确，程序中的case语句有default项，指明了如果sel不取00或11时，编译器或仿真器应赋给q的值。程序所示情况下，q赋为0,因此不需要锁存器。
以上就是怎样来避免偶然生成锁存器的错误。
如果用到if语句，最好写上else项。
如果用case语句，最好写上default项。
遵循上面两条原则，就可以避免发生这种错误，使设计者更加明确设计目标，同时也增强了Verilog程序的可读性。
我将Verilog的语法进行了总结，写了13篇文章，让小白“快速见识猪如何跑”，每一篇讲解一类语法，结合正确的示例代码和错误的示例代码，有的章节对个别语法进行了归纳总结，帮助初学者加深理解。详情点击
Verilog语法之〇：Verilog HDL简介/Verilog语法介绍-CSDN博客
Verilog语法之一：简单的Verilog HDL模块-CSDN博客
Verilog语法之四：运算符_verilog异或运算符-CSDN博客
Verilog语法之七：顺序块与并行快（begin...end与fork...join）-CSDN博客
。。。。。。
对语法知识有了初步的了解之后，下一步就应该“模仿”了。
我给小白们准备了一份礼物，下面是我精心整理的n多verilog代码。帮助小白们由浅至深的“模仿”。在模仿的过程中能够进一步的巩固之前了解的语法知识。
这些Verilog例程基本涵盖了以后可能遇到的所有用法，参考这些代码，可以做出你想要的任何设计。
当你想要用Verilog编写一段代码实现某个功能时，如果你能够想到参考哪段代码能够实现你的设计，那么恭喜你，你已经入门了！！！
所有示例代码，点击链接获取。
01-锁存器、触发器、寄存器、移位寄存器等
【免费】VerilogHDL示例代码之01-锁存器、触发器、寄存器、移位寄存器等资源-CSDN文库
02-逻辑门、三态门、mux等
【免费】VerilogHDL示例代码之02-逻辑门、三态门、mux等资源-CSDN文库
03-各种计数器
【免费】VerilogHDL示例代码之03-各种计数器资源-CSDN文库
04-各类加法器
【免费】VerilogHDL示例代码之04-各类加法器资源-CSDN文库
05-乘法器
【免费】VerilogHDL示例代码之05-乘法器资源-CSDN文库
06-异步复位同步释放
【免费】VerilogHDL示例代码之06-异步复位同步释放资源-CSDN文库
07-分频
【免费】VerilogHDL示例代码之07-分频资源-CSDN文库
08-语法语句
【免费】VerilogHDL示例代码之08-语法语句资源-CSDN文库
09-串并转换
【免费】VerilogHDL示例代码之09-串并转换资源-CSDN文库
10-状态机设计
【免费】VerilogHDL示例代码之10-状态机设计资源-CSDN文库
11-编解码应用
【免费】VerilogHDL示例代码之11-编解码应用资源-CSDN文库
12-仿真语法举例
【免费】VerilogHDL示例代码之12-仿真语法举例资源-CSDN文库
13-进阶设计
扫一扫
2844
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
