Xilinx Aurora IP的说明和使用

本文以浪潮F37X加速器为例说明XIlinx Aurora IP的使用方法。

1 IP设置

1.1 物理层设置

• GT Refclk根据板卡的实际情况进行选择，如果选择的时钟与实际的时钟不符，链路无法正常建立。
• GT Quad的Lanes根据板卡的实际情况进行设置。
• 4 Lane的位宽为256bit，在322.265625MHz的频率下，每个Lane的线速率为322.265625 × 256/4 = 20.625Gbps。在GT的内部存在时钟转换，可以根据设置的线速率自动进行相应的时钟转换处理。这里如果希望线速率达到100Gbps，可以将每个Lane的线速率提升1.25倍，则20.625 × 1.25 = 25.78125Gbps，所以实际的收发时钟频率为322.265625 × 1.25 = 402.83MHz。
• 除了GT参考时钟外，还存在一个初始化时钟，根据板卡的实际情况进行选择。
  

1.2 链路层设置

• 数据流的模式选择为双工，可同时收发数据。Little Endian Support用于设置大小端，勾选之后是小端，如果实际输入的数据与IP设置的不同，在最后一拍的数据不是全部有效的情况下，会导致tkeep和tlast信号异常。