杭电计算机组成原理课程设计-实验二-全加器实验

设计一个一位二进制全加器模块

module qjq(A,B,CIN,COUT,F);
	input A,B,CIN;
	output F,COUT;

	assign F=A^B^CIN;
	assign COUT=A&B|((A^B)&&CIN);

endmodule

设计一个4位二进制并行进位模块

module PalC (output [3:0] G, output [3:0] P, output [4:1] C, input [3:0] A, input [3:0] B, input C0);

        assign P=A|B;
        assign G=A&B;
        assign C[1]=G[0]|P[0]&C0;
		
		assign C[2]=G[1]|P[1]&G[0]|P[1]&P[0]&C0;	
		assign C[3]=G[2]|P[2]&G[1]|P[2]&P[1]&G[0]|P[2]&P[1]&P[0]&C0;
		assign C[4]=G[3]|P[3]&G[2]|P[3]&P[2]&G[1]|P[3]&P[2]&P[1]&G[0]|P[3]&P[2]&P[1]&P[0]&C0;

endmodule