34-硬件设计-EEPROM电路设计

硬件设计-EEPROM电路设计

1.24C02

1. AT24C02是一个2K位串行CMOS E2PROM， 内部含有256个8位字节，CATALYST公司的先进CMOS技术实质上减少了器件的功耗
2. AT24C02有一个16字节页写缓冲器。该器件通过IIC总线接口进行操作，有一个专门的写保护功能。
3. 通过器件地址输入端 A0、A1 和 A2 可以实现将最多 8 个 24CW01 和 24CW02 器件，4 个242CW04 器件，2 个 24CW08 器件和 1 个24WC16 器件连接到总线上。
4. 如果 WP 管脚连接到 Vcc 所有的内容都被写保护（只能读）。当 WP 管脚连接到 Vss 或悬空，允许器件进行正常的读/写操作。
5. 下图是AT24CXX的设备地址（第一行的为AT24C02，它的容量为2K），我们发现AT24CXX整个系列芯片的地址高四位都相同，都是1010，这四位是由生产商固化在芯片内部，无法改变.
6. AT24C02地址的低三位（不包括读写位）对应芯片的三个引脚，也就是说这三位是可以人为设定的，23=8，所以一条I2C总线上可以挂载8个AT24C02。
7. AT24C02的地址为7位二进制数，下图中最后一位是读写位（数据方向位），1 表示读数据，0 表示写数据。7位设备地址加1位读写位，构成I2C的寻址数据。I2C 总线的寻址过程中，通常在起始条件后的第一个字节决定了主机选择哪一个从机，该字节的最后一位决定数据传输方向。
8. AT24C02的存储空间为2K位（256字节），在对其进行写数据时，最小写入单位为字节（Byte），最大写入单位为页（Page），AT24C02页大小为 16 Byte。
9. 在字节写模式下，主器件发送起始信号和从器件地址信息（R/W 位置零）给从器件，在从器件送回应答信号后，主器件发AT24WC01/02/04/08/16 的字节地址，主器件在收到从器件的应答信号后，再发送数据到被寻址的存储单元。AT24WC01/02/04/08/16 再次应答，并在主器件产生停止信号后开始内部数据的擦写，在内部擦写过程中，AT24WC01/02/04/08/16 不再应答主器件的任何请求。
10. 页写，AT24WC01 可一次写入 8 个字节数据，AT24WC02/04/08/16 可以一次写入 16 个字节的数据，页写操作的启动和字节写一样，不同在于传送了一字节数据后并不产生停止信号，主器件被允许发送 P（AT24WC01 P=7；AT24WC02/04/08/16 P=15）个额外的字节。每发送一个字节数据后 AT24WC01/02/04/08/16 产生一个应答位并将字节地址低位加 1，高位保持不变。如果在发送停止信号之前主器件发送超过P+1个字节，地址计数器将自动翻转，先前写入的数据被覆盖。
11. AT24WC01/02/04/08/16 的地址计数器内容为最后操作字节的地址加 1。也就是说 如果上次读/写的操作地址为 N，则立即读的地址从地址 N+1 开始。如果 N=E（这里对 24WC01 E=127；对 24WC02 E=255；对 24WC04 E=511；对 24WC08 E=1023；对 24WC16 E=2047）则计数器将翻转到 0 且继续输出数据。
12. 随机读数据，选择性读操作允许主器件对寄存器的任意字节进行读操作，主器件首先通过发送起始信号、从器件地址和它想读取的字节数据的地址执行一个伪写操作。在 AT24WC01/02/04/08/16 应答之后，主器件重新发送起始信号和从器件地址，此时 R/W 位置 1，AT24WC01/02/04/08/16 响应并发送应答信号，然后输出所要求的一个 8 位字节数据，主器件不发送应答信号但产生一个停止信号。
13. 连续读操作，可通过立即读或选择性读操作启动。在 AT24WC01/02/04/08/16 发送完一个 8 位字节数据后，主器件产生一个应答信号来响应，告知 AT24WC01/02/04/08/16 主器件要求更多的数据，对应每个主机产生的应答信号 AT24WC01/02/04/08/16 将发送一个 8 位数据字节。当主器件不发送应答信号而发送停止位时结束此操作。
    
    
    
    
    

2.HT93C46

1. SPI接口，128字节的eeprom，可以是8位或16位的存储模式。16位方式下,存储地址为0—63 .每个地址存储两个字节,低位字节在前,高位字节在后。
2. CS引脚为片选引脚，高电平有效，多个指令期间CS必须要有一段时间的低电平。