59-硬件设计-PCIE转网络设计WX1860

已于 2024-05-20 10:39:52 修改
阅读量304 收藏 6
点赞数 1
分类专栏： 硬件设计 文章标签： 硬件工程
于 2024-05-20 10:38:37 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44479192/article/details/139056013
版权

硬件设计-PCIE转网络设计

PCIE2.0X4转4-port千兆口

WX1820自学整理

  1. 预留外部NC上拉3.3V
    在这里插入图片描述
  2. 预留外部NC上拉3.3V
    在这里插入图片描述
  3. mng_det信号预留外部NC下拉3，sec_disable信号预留外部NC上拉3.3V，ext_phy信号预留外部NC上拉3.3v。
    在这里插入图片描述
  4. 25M晶振输入信号
    在这里插入图片描述
  5. 预留NC下拉
    在这里插入图片描述
  6. 高有效信号用于指示 NCSI 接口上的数据传输。
    在这里插入图片描述
  7. 号预留外部NC上拉3.3v
    在这里插入图片描述
  8. G5：1K上拉3.3V，J1复位信号输入，低有效。
    在这里插入图片描述
    在这里插入图片描述
  9. D1.C12两个引脚NC。C13引脚预留测试点。
    在这里插入图片描述
  10. 预留1KNC上拉3.3V
    在这里插入图片描述
  11. 预留测试点
    在这里插入图片描述
  12. 引脚悬空即可
    在这里插入图片描述
  13. 引脚悬空即可
    在这里插入图片描述
    在这里插入图片描述
  14. PCIE复位信号，接到CPLD
    在这里插入图片描述
  15. pcie的wake信号，上拉4.7K到3.3V
    在这里插入图片描述
  16. PCIE有数据传输时高。可接LED灯。
    在这里插入图片描述
  17. 引脚预留上拉NC电阻到3.3V
    在这里插入图片描述
  18. PCIE总线信号
    在这里插入图片描述
  19. UART接口
    在这里插入图片描述
  20. iIC信号上拉10K到3.3V，K3预留NC上拉3.3V，N1信号上拉10K到3.3V
    在这里插入图片描述
  21. NCSI信号
    在这里插入图片描述
    在这里插入图片描述
  22. SPI接口，外接flash芯片。spi_clk_div[2:0]:011
    在这里插入图片描述
    在这里插入图片描述
  23. 预留NC上拉电阻3.3V
    在这里插入图片描述
  24. 4个端口的RGMII接口
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
  25. 网口不使能信号，低有效。
    在这里插入图片描述
  26. 四个网口的MDI信号，LED0表示link/act，LED1表示100M，LED2表示1000M。都是高有效。
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
  27. 电源与地接口
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
  28. 上电要求
    在这里插入图片描述
  29. 功耗
    在这里插入图片描述
水果里面有苹果
关注
  • 1
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Quectel-EC200U-CN-Mini-PCIe-C(Audio版本)-硬件设计手册-V1.0
02-22
Quectel_EC200U-CN_Mini_PCIe-C(Audio版本)_硬件设计手册_V1.0 注意：这个是CN版本的，与EU版本 PCIE接口定义不一样，电压也不同，不通用！ 适用于：EC200UCNAA-N05-MN0CA、EC200NCNLA-N05-MN0CA。
Quectel-EC20-R2.1-Mini-PCIe-硬件设计手册-V1.1.pdf
02-22
Quectel_EC20_R2.1_Mini_PCIe_硬件设计手册_V1.1.pdf
49-PCIE转网口电路设计
weixin_66510961的博客
04-17 1541
PCIe转网口电路设计
根据cadence设计图学习硬件知识day05 了解一些芯片
she666666的博客
04-25 2688
1.NXS0102DC 2.FM24C02C 3.TPS51200 4.SIT1044 5.CXDB5CCAM-MK 6. PCIE-52P56H 7.IS66066 8.WX1860 9. LT7211
WX1860AL4---千兆专用类芯片，参数
bjgymtkj的博客
08-18 8158
网迅千兆以太网适配器包含四个千兆以太网端口，具有集成的硬件加速功能，能够执行TCP/UDP/IP校验和分载及TCP分段任务。产品具有1000BASE-T/100BASE-T/10BASE-T自适应传输特性，能够兼容不同速度的网络设备。使用后可以将台式机、服务器主机等网络设备轻松升级到千兆网络。网迅千兆以太网控制器芯片支持四端口和双端□千兆位以太网设计，具有4个完全集成的千兆位以太网媒体访问控制（MAC）、物理层 （PHY）模块和4个可以连接到外部PHY的RGMII接口。它可用于PC服务器、嵌入式网络设备中。
网讯1860网卡网络流控导致网络异常问题
无知的我
06-02 1744
目前使用的飞腾平台中采用国产化WX1860千兆网卡芯片，交换芯片采用盛科的CTC8096。示意图如下：当其中一块飞腾系统异常时，发现整个平台内所有的千兆网均出现异常，任意两个飞腾千兆网均无法ping通。
【规范】万字集大成的SCH&PCB设计规范和AD的使用
空有精品无人问，倒也自然
01-19 7634
对过去做过的、没做过的硬件概念、经验做的总结，广泛撷取、借鉴和整理，参考的公开文档、书籍和网络文章数量已经不可数。
行业文档-设计装置-加固型PCI或PCIe接口模块实验平台.zip
09-07
行业文档-设计装置-加固型PCI或PCIe接口模块实验平台.zip
Quectel-EC200U-EU-Mini-PCIe-LTE-Standard-模块产品规格书-V1.0.pdf
02-22
Quectel_EC200U-EU_Mini_PCIe_LTE_Standard_模块产品规格书_V1.0 注意：这个是EU版本的，与CN版本 PCIE接口定义不一样，电压也不同，不通用！ 适用于：EC200UEUAA-N05-MN0AA
Quectel_EC200N-CN_硬件设计手册
11-23
8. 硬件设计手册 该手册提供了详细的硬件设计指南，旨在帮助客户设计和开发基于 EC200N-CN 模块的 LTE 产品，包括但不限于模块的安装、调试、测试等。 9. 客户服务 Shanghai Riying Communication Technology Co....
第17篇：JTAG UART IP应用＜四＞
weixin_47841246的博客
05-31 497
通过JTAG UART发送命令控制开发板外设LED
企业管理-14狼性精神企业文化.pptx
06-14
企业管理-14狼性精神企业文化.pptx
【password输入框的显示和关闭功能进行优化】
06-14
【password输入框的显示和关闭功能进行优化】
模拟和分析匹配滤波器检测器在不同信噪比 (SNR) 条件下性能的 MATLAB 代码.rar
06-14
1.版本：matlab2014/2019a/2021a 2.附赠案例数据可直接运行matlab程序。 3.代码特点：参数化编程、参数可方便更改、代码编程思路清晰、注释明细。 4.适用对象：计算机，电子信息工程、数学等专业的大学生课程设计、期末大作业和毕业设计。
毕设项目：使用Pyqt5搭建YOLO系列多线程目标检测系统.zip
最新发布
06-14
该资源内项目源码是个人的课程设计、毕业设计，代码都测试ok，都是运行成功后才上传资源，答辩评审平均分达到96分，放心下载使用！ ## 项目备注 1、该资源内项目代码都经过测试运行成功，功能ok的情况下才上传的，请放心下载使用！ 2、本项目适合计算机相关专业(如计科、人工智能、通信工程、自动化、电子信息等)的在校学生、老师或者企业员工下载学习，也适合小白学习进阶，当然也可作为毕设项目、课程设计、作业、项目初期立项演示等。 3、如果基础还行，也可在此代码基础上进行修改，以实现其他功能，也可用于毕设、课设、作业等。 下载后请首先打开README.md文件（如有），仅供学习参考, 切勿用于商业用途。 该资源内项目源码是个人的课程设计，代码都测试ok，都是运行成功后才上传资源，答辩评审平均分达到96分，放心下载使用！ ## 项目备注 1、该资源内项目代码都经过测试运行成功，功能ok的情况下才上传的，请放心下载使用！ 2、本项目适合计算机相关专业(如计科、人工智能、通信工程、自动化、电子信息等)的在校学生、老师或者企业员工下载学习，也适合小白学习进阶，当然也可作为毕设项目、课程设计、作业、项目初期立项演示等。 3、如果基础还行，也可在此代码基础上进行修改，以实现其他功能，也可用于毕设、课设、作业等。 下载后请首先打开README.md文件（如有），仅供学习参考, 切勿用于商业用途。
计算机毕业设计-ASP+ACCESS仓库即时查询系统毕业设计(源代码+LW).zip
06-14
计算机毕业设计资源包含（项目部署视频+源码+LW+开题报告等等），所有项目经过助教老师跑通，有任何问题可以私信博主解决，可以免费帮部署。
pcie3.0硬件设计
07-28
对于 PCIe 3.0 硬件设计，您可能要考虑以下几个方面： 1. PCIe 3.0 规范：首先，您需要了解 PCIe 3.0 的规范，包括电气特性、传输协议和插槽规格等。这些规范将指导您设计硬件的物理连接和信号传输。 2. 电路设计：在硬件设计中，您需要设计 PCIe 3.0 接口的电路。这包括差分对、时钟信号、数据线和控制线的布线和匹配，以确保高速信号的传输质量和稳定性。 3. 信号完整性：PCIe 3.0 是一个高速接口，因此信号完整性是非常重要的。您需要考虑信号的传输延迟、串扰、反射等问题，并采取合适的措施来解决这些问题，例如使用终端电阻、布线优化和层间间距等。 4. 电源管理：PCIe 3.0 接口还涉及到电源管理，包括供电电源和电源管理协议。您需要设计合适的电源电路，并遵循规范中的电源管理要求。 5. 时序分析：在设计过程中，您需要进行时序分析，以确保各个信号的时序满足规范要求。这包括检查时钟频率、数据传输速率、延迟和时钟抖动等。 6. 仿真和验证：在设计完成后，您需要进行仿真和验证，以确保硬件设计符合 PCIe 3.0 规范并能够正常工作。这包括使用仿真工具对电路进行验证，并进行实际硬件测试。 请注意，这只是 PCIe 3.0 硬件设计的一些基本方面，具体的设计过程还涉及更多的细节和考虑因素。因此，在进行实际的硬件设计前，建议您详细研究 PCIe 3.0 规范和相关资料，并与经验丰富的硬件工程师进行讨论和指导。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值