FPGA学习日志——Risc-V架构的cpu设计

最新推荐文章于 2024-06-03 10:41:03 发布
最新推荐文章于 2024-06-03 10:41:03 发布
阅读量5.9k 收藏 56
点赞数 3
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45459370/article/details/113849978
版权

FPGA学习日志

坚持每天写总结 2021.2.18

Risc-V学习

前言

准备参加比赛，需要学习riscv的相关知识，于是找了《手把手教你设计CPU——RISC-V处理器篇》以及一些开源的riscv核（蜂鸟E203、tinyriscv等）

一、RISC-V是什么？

以下是我的理解，具体的定义要自己百度了

在这里插入图片描述
riscv是一种指令集，跟arm是同类。每一种指令集都有其特点，实现指令集的硬件结构多种多样，无论使用了哪一种硬件实现方式，只要实现了riscv指令，都属于riscv架构

二、学习RISC-V的探索过程

1.《手把手教你设计CPU——RISC-V处理器篇》

  • 这本书说的是蜂鸟E200的RISCV核，先说了CPU的基本知识，再介绍了RISCV的知识，然后开始介绍蜂鸟E200，接着就开始逐步分析Cpu的架构，真的手把手教。

  • 只是我觉得有点晦涩，适合沉下心来逐步学习，只是我现在处于选题调查阶段，需要尽快弄清楚这个蜂鸟E200移植的可能性，在github下载了源代码之后，发现不看懂配置文件的话，好像有点不可能，在说，我也有点不会用github。。

  • 话说回来，这本书我一定要啃下来

2.liangkangnan的博客

《从零开始写RISC-V处理器》

能发现这篇博文，真是我的幸运，我是打心底里佩服这位大神，他是半路出家利用空做的空余时间完成了他的tinyriscv，真的让我这个微电子专业的大学生汗颜。respect！

  • 硬件篇详细介绍了cpu每一个模块的设计思路和代码，因为是初学者的代码，所以能让我们这些萌新也能看得懂，我目前阶段是探索可行性，所以囫囵吞枣，拿来就用。

  • 美中不足的是他的外设没有详细的设计介绍

  • 软件篇的话，我还不太了解，我也不知道应该怎么用这个cpu，这个待了解

我下载了他的源码，在vivado通过了编译，但在quartus和PDS都出现了报错

  • quartus的报错原因有两个
  1. ram和rom的错误
    错误原因：应该是quartus提示，使用自己代码编写ram的效率不高
    解决方案：使用quartus的ip库生成的ram作为rom和ram
  2. 芯片资源不足，具体为logic element不够用
    错误原因：uart_debug模块的状态机过于复杂，需要大量的选择器，又因为EP4CE10F17C8的operator中的选择器数量有限，不够的选择器由logic element来组成，所以就会消耗大量的LE
    解决方案：
    比赛时用的芯片资源够用，不用担心，但如果想用EP4CE10F17C8来初步实现的话，就要考虑状态合并、资源复用等代码优化了（目前应该还没有这个能力，不过第一次把资源用超标，也是一次不错的经验）
  • PDS的报错
    错误信息
Start sdm2adm.
F: sdmArrayElemLHS should not be here.
pds_shell crashes.
call stack dump:
00000001402b10ae
00000001402b15ed
00000001402b15dc
0000000140a8a5d5
0000000140a8c3ed
0000000140a90251
0000000140a8fbce
0000000140ab4fba
00000001403d00b3
00000001403f03fc
000000014009cac4
00000001400a0fee
00000001400a0b79
00007ffa93ee01c4
00007ffa93edeeb7
00007ffa93eb8767
00007ffa93eb8829
00007ffa93eba6d8
00007ffa93f02e02
00007ffb1b42e858
00007ffb1b42e299
00007ffa93f026c5
00007ffa93eb4b7b
00007ffa93eb776e
00000001400a40f8
00000001409a8084
00007ffb1b817034
00007ffb1c2dd241
00000001400a3ff0

E: Flow-0189: Internal error occured.

报错原因：报错部位出现在uart_debug模块中，目前还不知道具体的原因，我怀疑是（明明quartus能通过编译的说）
解决方法：未知

总结

Taozi pi
关注
  • 3
    点赞
  • 踩
  • 56
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
适宜FPGA实现的RISC-V代码
04-23
本代码为用VexRiscv项目生成的verilog测试代码, 采用Altera公司的MAX10芯片实现, 工作频率可达120Mhz以上. 可利用OpenOCD实现JTAG调试. 相比之下,其它许多RISC-V代码大多对FPGA并不友好, 编译后很少能跑到40Mhz以上,而且没有JTAG调试能力. 缺点是如果要自己对CPU进行配置,要学习SpinalHDL语言
大道至简——RISC-V架构之魂（中）.pdf
11-06
大道至简——RISC-V架构之魂（中）.pdf
基于RISC-V指令集的CPU设计和FPGA实现（一）
BL_GS的博客
07-14 5595
基于FPGA实现的支持一部分RISC-V指令集的单周期和流水线CPU
【【手把手教你实现Risc-V装载至FPGA】】
weixin_50965981的博客
06-03 863
手把手教你将Risc-V 装载至FPGA上
【基于FPGA的芯片设计】RISC-V的20条指令CPU设计
phoenixFlyzzz的博客
07-12 3031
杭电计算机组成原理实验八，RISC-V的20条指令CPU设计（R型、I型、U型运算指令），连接运算器、控制器、存储器、寄存器堆
【risc-v】易灵思efinix FPGA riscv 时钟配置的一些总结
sqqwm的专栏
11-28 500
efinix中使用riscv的一些和时钟相关的问题
机组大作业：基于RISC-V架构的45条指令单周期CPU设计
01-20
在本机组大作业中，我们将深入探讨基于RISC-V架构的单周期CPU设计。RISC-V，全称为“Reduced Instruction Set Computer - Version 5”，是一种开放源代码的指令集架构，旨在提供简单、高效且可扩展的计算平台。这个...
单周期RISC-V架构CPU的设计
07-28
单周期RISC-V架构CPU的设计是一项复杂而精细的工作，它涉及到计算机体系结构、微处理器设计以及数字逻辑等多个领域的知识。RISC-V是一种开放源码的指令集架构（ISA），其设计理念是精简指令集，旨在提供高效、低功耗...
FPGA的boorloader，RISC-V架构
12-21
用于裸机应用程序的引导加载程序。从SPI闪存加载应用程序 进入DDR内存并启动在DDR内存中运行的应用程序。 DIP开关允许在重置时运行应用程序或 更新存储在SPI闪存中的应用程序。 应用程序更新使用YModem协议通过UART...
（verilog）简化的RISC CPU设计（夏宇闻老师书上的）
09-13
已经完成调试，在Quartus13.1上综合和仿真无误，波形正确。改了点复位和时钟gen的时钟触发沿。
首款RISC_V_SoC_FPGA架构为Linux带来实时功能.pdf
09-12
本文利用ＳＰＩ－ＣＡＮ现场总线成本低、易用性等特点，把它应用到道路交通状态传输系统中，并提出了新协议， 通过实际搭建实验环境进行反复实验，验证了该设计思想和系统应用的可行性。ＳＰＩ－ＣＡＮ现场总线具有优良的高速性能，但主机收发数据的最高速率具有较大差异，如何缩小这个差异将是今后进一步研究的问题。
单周期处理器-RISC-V架构
01-14
RISC-V架构是近年来逐渐兴起的一种开放源代码指令集架构（ISA），旨在简化处理器设计并提高效率。这个处理器设计通常用于教学、研究和嵌入式应用中，因为它们具有简洁明了的结构，易于理解和实现。 RISC-V架构的...
RISCV+FPGA好方案分享
光密信息
01-14 502
2：CPLD/FPGA使用Quartus开发（兼容Altera，代码可以直接参考Quartus所编写的Verilog语言），开发好通过Supra工具综合转换。再后来遨格芯推出这款直接pintopin替代STM和GD才是踏对了路线，作为国产FPGA这个公司开始没关注，后来这颗料关注了，比较内核RISCV，不容易被断货。不看ST，GD缺芯时脸色。ARM+FPGA最早就是xilinx开创zynq FPGA系列，确实很好，但是中低端ARM没有后来京微雅阁出来几款不亲民，没生态。产品品牌：AGM遨格芯。
riscv fpga
luoganttcc_son的博客
08-04 134
starfive-techriscv 模拟器vivado-riscv
RISC-V学习笔记【配套SoC简介】
qq_40500005的博客
06-12 2068
蜂鸟E203的配套SoC设计 该SoC可以在蜂鸟e200的开源库中的/rtl/e203/soc目录下找到，目录下的文件是整个蜂鸟e203的顶层文件，外设相关verilog代码在perips目录下，时钟、总线和其他内容在subsys目录下 基于Freedom E310 SoC进行二次开发 系统的SoC设计如下图所示 本文仅简单介绍E203的外设资源和大致的配置方法，详细的寄存器功能请翻阅官方文档或书籍 存储资源 ITCM指令紧耦合存储器：RISC-V处理器内核私有指令存储器 有以下特性 大小、地址区间
优秀的 Verilog/FPGA开源项目介绍（三十六）-RISC-V（新增一）
OpenFPGA的博客
01-06 1万+
关于RISC-V的二三事risc-v官网❝https://riscv.org/RISC-V（跟我读：“risk----------------five”）是一个基于精简指令集（RISC）原则的开源指令集架构（ISA）。这里要明确两个概念：指令集规范（Specification）和处理器实现（Implementation）是两个不同层次的概念，要区分开。指令集（ISA）是规范标准，往往用一本书或几张...
基于 FPGA 的 RISC CPU 设计（2）详细的模块设计思路及其 Verilog 代码
新芯设计的博客
10-10 4296
其实，一个 CPU 的设计各个模块单元都是比较基本比较简单的，只是组合起来的一个整体架构会比较复杂，无论是时序路径，还是数据通路和控制通路，这里，主要详细介绍整个微架构的子模块。 1、PC 取指、PC 分支、指令跳转与二级堆栈 PC 取指主要是 PC 值作为地址，在程序存储器（EPROM）中读取出指令数据，通常情况下，都是逐一读出的，也就是说 PC 值在下一个时钟自动加一，来读取下一地址所在的指令（当然，PC 的修改量取决于指令字长和编址方式）。然而，有时候会出现程序调用程序跳转之类的，使得程序需要执行
RISC-V基本介绍
热门推荐
lijianyi0219的博客
01-22 3万+
文章目录前言一、命名规范二、使用步骤1.引入库2.读入数据总结 前言 RISC-V作为目前大火的开源指令集架构有着自己的独特魅力，本文将对其基本情况进行介绍，给大家留一个初步印象。 关于指令集的概念大家可以参看： RISC-V念作 “risk-five”，代表着 Berkeley 所研发的第五代精简指令集。它是一款高质量、免许可证、开放的RISC ISA，是一套由RISC-V基金会维护的标准，适用于所有类型的计算系统。开源的RISC-V打破了ARM、x86架构的技术壁垒，便于开发者进行开发，目前国内外都
基础作品制作思路.mp4
最新发布
07-09
。
手把手教你设计cpu——risc-v处理器篇
06-28
### 回答1： 很高兴听到您对RISC-V处理器的兴趣。设计CPU是一项复杂的任务，需要深入的计算机体系结构知识和硬件设计技能。以下是一些基本步骤，可以帮助您开始设计RISC-V处理器： 1.了解RISC-V架构：RISC-V是一种开放源代码指令集架构，它的设计旨在简化处理器的设计和实现。您需要了解RISC-V的指令集、寄存器、内存管理和异常处理等方面的基本知识。 2.选择设计工具：设计CPU需要使用硬件描述语言（HDL），如Verilog或VHDL。您需要选择一个合适的设计工具，如Xilinx Vivado或Altera Quartus等。 3.设计处理器核心：处理器核心是CPU的主要组成部分，它包括指令译码、执行单元、寄存器文件和数据通路等。您需要根据RISC-V架构的要求设计处理器核心。 4.实现内存管理单元：内存管理单元（MMU）是处理器的重要组成部分，它负责管理内存访问和虚拟地址转换等。您需要实现MMU以支持RISC-V的内存管理功能。 5.测试和验证：设计CPU后，您需要进行测试和验证以确保其正确性和性能。您可以使用仿真工具进行测试，或者使用FPGA进行验证。 以上是设计RISC-V处理器的基本步骤，但这只是一个简单的概述。设计CPU需要深入的计算机体系结构知识和硬件设计技能，需要不断学习和实践。希望这些信息能够帮助您开始设计RISC-V处理器。 ### 回答2： RISC-V处理器是一款开源的指令集架构，目前被广泛应用于各种类型的芯片设计中，如移动设备、网络设备、服务器等。在学习如何设计RISC-V处理器之前，我们需要先了解一些基本的概念和技术。 首先，指令集架构（ISA）是处理器硬件和软件之间通信的接口规范，决定了处理器可以解释和执行哪些指令。在RISC-V处理器中，指令集被分为不同的“指令集扩展”模块，包括基本指令集、乘除运算指令集、浮点运算指令集等。每个扩展模块都包含一组相关的指令，为定制和优化处理器提供了灵活性。 其次，流水线技术是处理器设计中常用的性能优化手段。流水线是一个分阶段的处理器执行单元，每个阶段依次执行指令的不同部分，从而实现指令并行执行。然而，流水线可能会遇到数据相关性和控制相关性等问题，需要使用一些技术来解决。 最后，硬件描述语言（HDL）是描述数字电路和系统的语言，可以使用HDL来描述处理器的逻辑电路和功能实现。常见的HDL包括Verilog和VHDL，可以使用这些语言来实现RISC-V处理器的功能模块。 接下来，我们可以手把手教你如何设计RISC-V处理器： 第一步，定义指令集。定义指令集是设计处理器的第一步，需要确定基本指令集并考虑扩展模块的需求。 第二步，确定处理器流水线架构。处理器流水线架构的设计涉及指令的分阶段执行和数据通路的设计，需要考虑处理器性能和复杂度的平衡。 第三步，实现处理器的逻辑电路。通过HDL语言来实现RISC-V处理器的逻辑电路和功能模块，包括控制单元、寄存器文件和运算单元等。 第四步，进行仿真和验证。仿真和验证是测试处理器功能和性能的关键步骤，可以使用EDA工具来进行仿真和验证。 第五步，进行物理设计。物理设计涉及到处理器芯片的物理规划、布图和布线等步骤，需要协同进行。 以上是大致的设计流程，实际上，RISC-V处理器设计需要考虑的因素还有很多，例如内存管理、中断处理等等。不过，只要按照步骤逐步设计，加上充分的沟通和协作，基本上都能够顺利完成设计任务。 ### 回答3： RISC-V是一个完全开源的指令集架构，可以自由使用和修改，非常适合自己设计CPU。以下是手把手教你设计CPU-RISC-V处理器篇。 第一步：确定CPU体系结构和指令集 首先，需要确定CPU的体系结构和指令集。RISC-V提供了多个不同级别的指令集，每个级别的指令集都有不同的指令数量、复杂度和性能。根据自己的需要和能力，选择适合自己的指令集。 第二步：设计CPU数据通路 设计CPU的数据通路需要确定如何实现指令的执行和数据的传输。可以使用硬件描述语言（例如Verilog）来描述数据通路。对于RISC-V处理器，需要实现以下基本单元：ALU（算术逻辑单元）、寄存器文件、存储器控制器和指令解码器。 第三步：测试CPU 设计完成后，需要对CPU进行测试。可以使用模拟器来模拟CPU的运行，也可以将CPU制成芯片进行实际测试。在测试期间，可以使用不同的指令和数据来验证CPU的正确性和性能。 第四步：优化CPU 一旦确认CPU能够正确运行，就可以开始优化CPU的性能。可以使用一些技术来提高CPU的性能和功效，例如通过流水线、分支预测、数据缓存等方式提高数据传输和处理效率。 总结： 设计RISC-V处理器需要确定体系结构和指令集，设计数据通路，测试和优化。这个过程需要深厚的计算机体系结构和数字电路设计的知识，同时要有足够的耐心和毅力。通过这个过程，可以获得极为满足和有成就感的终极收获。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值