【VHDL】计数器实现2-4-8分频

最新推荐文章于 2024-06-24 14:25:13 发布

tony_yu_to

最新推荐文章于 2024-06-24 14:25:13 发布

阅读量5.8k

点赞数 3

文章标签： vhdl

本文链接：https://blog.csdn.net/weixin_45624330/article/details/106047237

版权

本文介绍了如何使用VHDL设计一个2-4-8分频器，该分频器能够将高频率信号转换为频率更低、占空比为50%的信号。通过定义数据并按位计数，实现了不同输出频率。仿真结果显示了计数器的正确工作。

摘要由CSDN通过智能技术生成

计数器实现2-4-8分频

分频器：对较高频率的信号进行分频，得到较低频率的信号，本质是计数器
类似于2-4-8分频的问题有以下两个特点:
一、二的指数倍 -----------
二、占空比为50% ------------
一般的解决方式 ：定义一个数据，按照标准逻辑位计数，对其最低位，低位，次高位，高位…进行数据输出。
占空比：在一段连续工作时间内脉冲占用的时间与总时间的比值

程序：

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY CNT_248 IS
PORT(CLK

关注