【VHDL】基础知识总结（2）——语句篇

最新推荐文章于 2023-03-16 17:13:54 发布
最新推荐文章于 2023-03-16 17:13:54 发布
阅读量2k 收藏 23
点赞数 2
分类专栏： EDA 文章标签： vhdl
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45624330/article/details/106456440
版权
本文详细介绍了VHDL中的语句类型，包括赋值语句的信号和变量赋值，转向控制语句如IF、CASE、LOOP、NEXT和EXIT的应用，以及等待、空操作、断言、子程序调用和返回语句。通过实例展示了IF语句的单选、二选和多选控制，以及LOOP语句的不同形式。这些内容是理解VHDL程序设计的关键。
摘要由CSDN通过智能技术生成

顺序语句与并行语句是VHDL程序中两大基本描述语句**

顺序语句

赋值语句

  1. 信号赋值
    全局性，延迟，
  2. 变量赋值
    局部量，无延迟
    在这里插入图片描述

转向控制语句

1. IF语句

if语句的单选控制
if语句的二选控制
if语句的多选控制（嵌套）—具有优先级
在这里插入图片描述
示例：
在这里插入图片描述

2. CASE语句

case语句是另外一种形式的条件控制语句，具备if语句的类似功能
格式：
在这里插入图片描述
注意：

最低0.47元/天 解锁文章
tony_yu_to
关注
  • 2
    点赞
  • 踩
  • 23
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
VHDL其他顺序语句
小柚子的博客
11-04 883
VHDL其他顺序语句 LOOP循环语句 LOOP语句属于可综合的循环语句，它可以使所包含的一组顺序语句被训话执行，其执行次数可由设定的循环参数决定。 （1）单个LOOP语句 [LOOP标号: ] LOOP 顺序语句 END LOOP [LOOP 标号]； 实例如下： L2 : LOOP A := A+1; EXIT L2 WHEN A >10;--当A大于10时跳出循环 END LOOP L2; （
loop 逻辑门如何使用for_For...Loop可综合性分析
weixin_42298743的博客
12-23 1645
VHDL的循环语句有三种：for循环、while循环和无限循环loopend loop，实际上，1oop…endloop可以看作是循环条件永远为真的while循环。在行为综合中，循环语句的处理是极其复杂的。在寄存器级进行综合，要求for循环的上下界必须是静态已知，否则是不可综合的。VHDL定义了next和exit语句来中断循环的正常执行，现在的综合工具都可以处理这两种语言结构。注意：FOR ....
【VHDL】基础知总结（1）
凡的博客
05-30 2754
EDA名词解释： EDA:电子设计自动化 CPLD:复杂可编程逻辑器件 FGPA:现场可编辑逻辑门阵列 VHDL:硬件描述语言 ASIC:专用集成电路 EDA设计方法采用 自顶向下（Top-Down）的设计思想 基于EDA软件的FPGA/CPL计流程为：设计输入→综合→布线布局（适配）→仿真→下载和硬件则试。 VHDL程序框架 通常由库（ Library）、程序包（Package）、 实体（ Entity）——实体（ Entity）说明是一个设计实体的外层设计单元，其功能是对这个设计实体与..
VHDL语法基础掌握
weixin_47323733的博客
04-26 9704
第一节 数据部分 1.基本标识符： AZ,az,0~9,以及下划线：“_”。VHDL不区分大小写。标识符必须以字母开头，不能以下划线为结尾，不能出现连续的两个或多个下划线。 2.数据对象： 常量赋予值后不改变，格式: Constant 常量名：数据类型：=表达式； 变量是可以改变值的量，可以在进程和子程序中说明，可以是任意数据类型。变量的赋值是立即生效的，格式： Variable 变量名：数据类型：=初始值或表达式； 信号是电子电路内部硬件连接的抽象，可以将结构体中分离的并行语句连接起来，
FPGA基础知识 VHDL简述
m0_53634093的博客
10-24 1554
EDA（Electronic Design Automation）是电子设计自动化的意思，指利用计算机辅助设计（CAD）软件，来完成超大规模集成电路（VLSI）芯片的功能设计、综合、验证、物理设计（包括布局、布线、版图、设计规则检查等）等流程的设计方式。(1). after表示从仿真周期的起点开始，到当前信号值发生变化时的整个时间区间，当该信号需要再次变化时，时间量只能升序。记录类型和数组类型有些相似，RECORD类型内部可以包含不同类型的数据，而ARRAY只能包含相同类型的数据。具有较高的抽象描述能力。
vhdl核心语法(适合初学之)
05-06
VHDL核心语法，供初学者使用，实体、结构体、配置......
VHDL程序设计——2
12-02
VHDL（Very High Speed Integrated Circuit Hardware Description Language）是...掌握这些知识对于进行VHDL程序设计至关重要，因为它允许设计者以抽象的方式描述硬件，从而简化设计过程，提高设计的复用性和可维护性。
基于VHDL课程设计——电子秒表
06-23
一、VHDL基础知识 1. VHDL语法：VHDL采用结构化编程方式，包括实体（Entity）、结构体（Architecture）、库（Library）、包（Package）等元素。实体定义硬件接口，结构体描述功能实现。 2. 数据类型：VHDL支持多种...
fundamentals-vhdl-fpga-development:“学习VHDL和FPGA开发的基础知识”课程提供的练习
04-27
本课程“fundamentals-vhdl-fpga-development”旨在帮助初学者掌握VHDL的基础知识以及如何应用于FPGA（Field-Programmable Gate Array）开发。 一、VHDL基础 1. **语法结构**：VHDL有四种基本类型的实体——实体、...
EDA技术与VHDL第四版课件，潘松——第2章 VHDL 程序结构与数据对象
09-30
以上内容构成了VHDL语言的基础知识体系，熟练掌握这些概念对于进行复杂电路设计和系统级仿真至关重要。通过理解和应用这些基础知识，设计师能够更高效地进行数字电路和系统的建模、设计和验证。
eda技术与vhdl 潘松2版
11-11
《EDA技术与VHDL——潘松2版》是一本深入探讨电子设计自动化（EDA）技术和VHDL语言的专业教材。该教材结合了最新的技术发展，提供了全面且实用的课程内容，适合电子工程专业的学生以及从事数字系统设计的工程师学习...
VHDL中出现的五种if语句的使用
热门推荐
weixin_44404722的博客
03-12 3万+
圈1：if 条件 then 顺序语句； end if; 圈2： if 条件 then if 条件 then 顺序语句； end if； end if； 圈3：if 条件 then 顺序语句； elsif 条件 then 顺序语句； elsif 条件 then 顺序语句； … end if; 圈4：if 条件 then 顺序语句； else 顺序语句； end if； 圈5：if ...
VHDL**FOR循环
EDA自学笔记
01-16 1万+
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY p_check IS PORT(a: IN STD_LOGIC_VECTOR(7 DOWNTO 0); y: OUT STD_LOGIC); END ENTITY; ARCHITECTURE behave OF p_check IS BEGIN PROCESS(a) VARIABL...
VHDL基本语法
lxm920714的专栏
06-07 959
VHDL程序一般是由以下五部分组成的： 1、库(Library) 2、包(Package) 3、实体(Entity) 4、结构体(Architecture) 5、配置(Configuration) 其中，实体和结构体两大部分组成程序设计的最基本单元。 1、引用库 library IEEE; //表示打开IEEE库，因为IEEE库不属于VHDL的标准库，所以使用库的内容要先声明 use ieee.numeric_std.all; //USE和ALL是关键词，表示允许使用I...
vhdl语言基础篇-for
z529904088的博客
02-16 2307
标号:for 循环变量 in 离散范围 generate。end generate 标号;
VHDL语言基础-基本语句
vizio.blog.csdn.net
02-08 6970
VHDL语言基础-基本语句；VHDL语言与高级程序语言最大的不同就是VHDL语言是并发执行的，但是VHDL的基本语句包括顺序语句和并行语句。
VHDL硬件描述语言(二)——子程序
weixin_30354675的博客
03-09 455
在VHDL语言中，子程序包括函数和过程。一般被定义在程序包里面。 函数 函数在VHDL中可以用于求值，函数的特征是多个输入，一个输出。这和普通的软件程序设计语言没有什么区别。函数定义的形式如下： FUNCTION 函数名(参数列表) RETURN 数据类型 --函数首 FUNCTION 函数名(参数列表) RETURN 数据类型 IS ...
顺序描述语句（VHDL）
最新发布
改改的博客
03-16 1577
★ WAIT语句 ★ ASSERT语句 ★ 信号代入语句 ★ 变量赋值语句 ★ IF语句 ★ CASE语句 ★ LOOP语句 ★ NEXT语句； ★ EXIT语句；
VHDL配置语句
sdbzlh的专栏
08-22 5548
VHDL配置（Configuration）语句描述层与层之间的连接关系以及实体与构造体之间的对应关系。设计者可以利用这种配置语句来选择不同的构造体，使其与要设计的实体相对应。在仿真某一个实体时，可以利用配置来选择不同的构造体，进行性能对比试验，以得到性能最佳的构造体。 最简单的配置语句，结构如下： CONFIGURATION 配置名 OF 实体名 IS        FOR  为实体选配
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值