verilog与数字系统仿真——可综合的函数

         Verilog的函数由于不含时序控制逻辑,因此在可综合的电路设计中,通常被应用于组合逻辑的设计。函数的引入,方便了一些组合逻辑的写法,下面模块中的函数实现了一个大小端转换的功能:

module test(
    input  [9:0] data_in,
    output [9:0] data_out
);

assign data_out = invert(data_in);

function [9:0] invert(
    input [9:0] data_in
);
integer i;
for(i=0;i<10;i=i+1) begin
    invert[i] = data_in[9-i];
end
endfunction

endmodule

测试代码:

`timescale  1ns/1ns
module test_sim();


reg  [9:0] data_in;
wire [9:0] data_out;
initial begin
    data_in = 10'd0;
end

always #10 data_in = data_in + 10'd1;

test test_inst
(
    .data_in (data_in),
    .data_out(data_out)
);

endmodule

波形图:

  • 3
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值