Design Compiler：Topographical Workshop Lab1

已于 2025-04-06 03:01:46 修改
阅读量1.1k 收藏 40
点赞数 31
分类专栏： Synopsys # Design Compiler 文章标签： 数字IC 硬件工程
于 2024-11-13 11:23:08 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45791458/article/details/143727499
版权

相关阅读

Design Compilerhttps://blog.csdn.net/weixin_45791458/category_12738116.html?spm=1001.2014.3001.5482

        本文是对Synopsys Design Compiler Topographical/Graphical Workshop Lab Guide中Lab1的翻译，Lab文件可以从以下链接获取。

Synopsys Design Compiler Topographical/Graphical Workshop Labhttps://download.csdn.net/download/weixin_45791458/89987600?spm=1001.2014.3001.5501

实验一、检查DC-T物理元素（实验时长：30分钟）

学习目标

        在本次实验中，你将检查Design Compiler Topographical（后面简称DC-T）环境。

        完成本次实验后，你应能够：

  • 启动DC-T
  • 验证所需的物理元素是否已加载到DC-T中
  • 在布局窗口中查看时序路径
  • 在布局窗口中使用常用快捷键
  • 描述用于设置DC-T环境的三个脚本

        实验环境中已经使用DC-T为你编译生成了一个网表(.ddc格式)，你将检查该最终结果。请快速完成任务1，因为从任务2开始才是你的重点（也是这个实验的重点）。

任务1、将已编译的网表读入DC-T

1、启动DC-T

cd lab1_elements 
dc_shell -topo | tee -i mylog.log
# 下面的方式也是可选的
# dc_shell -topographical_mode | tee -i mylog.log

2、使用source命令执行一些设置命令并导入包含布图规划(floorplan)的网表 

source dc_setup.tcl
read_ddc ./results/ORCA_TOP.mapped_lab.ddc
link

任务2、检查所需的物理元素

        在本次实验中，使用了基于参考方法(Reference Methodology, RM)脚本，用户变量名使用大写的英文字母，下面将利用这种方法来检查该设计中定义的内容。 

1、检查输入文件

printvar *FILE*

        问题 1：上述命令显示了代表各种文件类型的变量，其中哪三种文件类型是DC Topographical特有的？

        答案 1：.tf后缀的工艺文件、.tluplus后缀的tluplus文件和.map后缀的映射文件（用于在工艺文件和 tluplus文件之间映射名称）。

2、检查库文件

printvar *LIB*

        问题 2：逻辑库（.db文件）和物理库（Milkyway 库）的主要区别是什么？

        答案 2：逻辑库是文件而物理库是目录，逻辑库文件包含功能和时序信息，而物理库目录包含布局信息，例如单元和端口的位置、形状和大小。

3、检查Milkyway库

current_design
current_mw_lib
report_mw_lib -mw_reference_library

        问题 3：当前设计和当前Milkyway库的区别是什么？ 

        答案 3：current_design命令报告在处理的当前设计；current_mw_lib报告存储与当前设计相关的所有数据（如tluplus信息）的Milkyway设计库目录。

        问题 4：Milkyway设计库和Milkyway参考库之间的区别是什么？

        答案4：Milkyway设计库是包含当前设计数据的目录，而Milkyway参考库是由半导体供应商提供的，包含当前设计中的基础物理单元。

4、检查tluplus文件、映射文件和工艺文件

report_tlu_plus_files
check_tlu_plus_files

        问题 5：是否已指定这三种类型的文件？

        答案 5：是的，check_tlu_plus_files命令明确显示了tluplus文件和映射文件的文件名，并说明了映射文件与ITF（工艺文件）中使用的名称一致。

任务 3、检查DC-T中的可选元素

1、检查物理约束

report_physical_constraints

        问题 6：是否已定义物理约束？

        答案 6：是的，可以看到布局区域，以及端口和宏单元的位置都已被报告。此外，还指定了一些禁布区域(keepouts)。

2、检查物理约束（布图规划）

start_gui  # 图1
Window->New Layout Window # 图2
关闭除端口以外的所有对象的可见性 # 图3
关闭除单元以外的所有对象的可见性
打开单元、端口和标签的可见性

图1 开启GUI

图2 打开布局窗口

图3 改变可见性

        问题 7：将鼠标悬停在端口或单元上时，会显示什么信息？信息显示在哪里？

        答案 7：对象的名称、位置等信息会显示在GUI窗口的左下角（前提是该对象拥有可选择性）。

3、检查floorplan中的PCI_TOP单元

在floorplan的右下方选择PCI_TOP，右键单击->Properties，查看其cell_type
选择PCI_TOP，Select->Cells->Leaf Cells of Selected Cells，右键单击->Properties，查看PCI_TOP中某个单元的cell_type

        问题 8：该设计是分层的还是扁平的？

        答案 8：这是一个分层设计，包含了三个子模块。

4、单击布局左侧对象(Objects)框中的Cell类型的加号(+)，展开该对象

        问题 9：如何查看不同类型的单元？

        答案 9：通过使用可见性(Vis.)框并单击应用(Apply)。

任务 4、窗口快捷键和功能

        以下是一些快捷键和功能，可以帮助更好地浏览所有实验的结果。

1、使用Ctrl+`（反引号）在窗口间切换

在TopLevel和LayoutWindow之间切换
调整窗口位置和大小，使得即使在TopLevel处于前景时，屏幕右下角仍然可以看到floorplan

2、在LayoutWindow中检查时序路径

切换到TopLevel，依次选择Timing->Timing Analysis Driver，在对话框中点击OK
在Timing Analysis Driver中通过单击Slack标题按Slack排序
选择一个时序路径，使用向下箭头键在LayoutWindow中连续显示多个时序路径，使用Ctrl键并点击选择多个路径，使用Shift键并点击选择一系列路径

3、在LayoutWindow中比较时序路径的布线

在Timing Analysis Driver中选择一个路径，TopLevel窗口->Highlight->Selected
在Timing Analysis Driver中选择其他路径，TopLevel窗口->Highlight->Selected
切换到LayoutWindow，查看突出显示的时序路径

4、在LayoutWindow中检查单元

在TopLevel窗口->Logical Hierarchy中选择I_PCI_TOP
在Logical Hierarchy右侧，点击下拉箭头并选择Cells(All)
通过以下步骤突出显示一系列单元：
    选择列表中的第一个单元
    滚动到列表底部
    按住Shift键选择列表中的最后一个单元
切换到LayoutWindow，查看这些单元在物理floorplan中的位置

5、在LayoutWindow中放缩

放大PCI_TOP中的某个单元：
    点击窗口左上角的加号(+)图标
    点击并拖动选择该单元区域
    使用键盘上的+和-键进行放大或缩小
    按F键将视图适配到窗口大小
返回选择模式：
    点击窗口左上角的箭头图标

注意：如果找不到加号、减号和箭头图标，请尝试启用鼠标工具：View->Toolbars->Mouse Tools

        问题 10：顶层设计中宏单元的参考名称是什么？

        答案 10：参考名称是ram8x64，可以通过放大查看floorplan或选择该单元并显示其属性来找到该信息。

任务 5、检查元素是如何定义的

        DC-T环境是由三个文件设置的，任务是确定这些文件的名称、如何在它们之间划分设置，以及哪个文件调用哪个文件。

        首先，打开一个Linux终端。

1、找到这三个脚本

在lab1_elements目录中：
ls *setup.tcl
ls ./dc_scripts/*.tcl

        问题 11：这三个脚本的名字是什么？

        答案 11：common_setup.tcl、dc_setup.tcl和dc.tcl（fm.tcl是用于Synopsys的形式验证工具Formality，通常在设计转换后运行）。

2、确定三个脚本的调用顺序

grep source *setup.tcl
grep source ./dc_scripts/dc.tcl

        问题 12：这三个脚本的调用顺序是什么？

        答案 12：dc.tcl调用dc_setup.tcl，而dc_setup.tcl调用common_setup.tcl。

3、确定这三个文件的基本功能。请查看一个常用变量(DESIGN_NAME)，以及这三个文件如何处理该变量

grep DESIGN_NAME *setup.tcl
grep DESIGN_NAME ./dc_scripts/dc.tcl

        问题 13：简单来说，这三个文件的作用是什么？

        答案 13：common_setup.tcl定义设计元素和许多工具通用的工作环境，dc_setup.tcl引用 common_setup.tcl中的信息，进行工具特定的设置，dc.tcl对common_setup.tcl和dc_setup.tcl中定义的设计元素执行多种操作。

        问题 14：使用common_setup文件的好处是什么？

        答案 14：它有助于确保一系列工具的环境一致，从而在整个工具套件中获得更高的关联性和更可预测的结果。当您开始一个新设计时，脚本的更改将限于一个小文件；也就是说，主要更改会在common_setup.tcl中，而dc_setup.tcl中只有少量修改。

实验二

Design Compiler：Topographical Workshop Lab2https://blog.csdn.net/weixin_45791458/article/details/143807244?spm=1001.2014.3001.5501

原文链接

Design Compiler Topographical/Graphical Workshop Lab Guidehttps://download.csdn.net/download/weixin_45791458/89988989        感谢EETOP坛友的分享。

Design Compiler （一）——前言
简单同学
11-18 2079
已经学习DC的使用有一段时间了，在学习期间，参考了一些书，写了一些总结。我也不把总结藏着掖着了，记录在博客园里面，一方面是记录自己的学习记录，另一方面是分享给大家，希望大家能够得到帮助。参考的书籍有很多，大概如下： 　　虞希清老师的《专用集成电路设计实用教程》 　　西电出版社的《数字IC系统设计》 　　好像还有《SoC设计方法与实现》 　　《数字集成电路设计与技术》 　　当然，还有syn...
Synopsys Formality Workshop 2013
韩京飞的博客
02-19 7715
四月底忙里偷闲去参加了为期两天的Formality的workshop。讲师还是那个讲师，不过相比于2010年底的听的那次Formality workshop 2005，内容有很大的调整和更新，尤其是使用Formality的策略和debug的各种方法技巧，都总结的比较清晰、可操作。推荐有机会去的同学们再去听一下。 有个小道消息是，Synopsys也正在开发测试他们的自动ECO方案，与LEC的类似。
Design Compiler综合
12-27
关于design compiler综合的文档什么是design compiler， design compiler的设计流程 几个阶段
Design Compiler入门经典实验Lab3
weixin_43775201的博客
01-19 2802
Lab3：实验要进行时序约束的电路框架如下：时序路径用红色箭头标出 实验的总体步骤如实验 1 那样：设置库搜索路径，打开 dc_shell，确认库，读入设计，读入约束并且编译，生成时序、面积报告。 一些新的指令学习： read_db sc_max.db #查看逻辑库文件 sc_max.db，可以知道目标库名字(链接库名字为 cb13…) redirect -file lib.rpt {repo...
Synopsys DC 笔记
http://www.icfgblog.com/
07-29 1万+
一、DC综合概述 DC（Design Compile）是将行为级（RTL）的源码转换为门级网表的过程。大体上可以分为三个步骤： 综合=转化+逻辑优化+映射 GTECH格式 GTECH格式是DC先将不同语言的RTL网表（如Verilog，VHDL等），转化成统一的与工艺无关的门级网表形式。 转化的过程中，DC会利用其内部的DesignWare库对RTL代码进行结构级和逻辑级的优化。 比如，通过共用表达式，进行结构级优化： 通过展平，把组合逻辑路径减少两级，变为乘积之和的电路，进行逻辑优化 约束 下图是经
DC综合_lab1_Task1~Task8
weixin_54652012的博客
11-14 1919
主要聚焦于对 Design Compiler 设置文件的检查与修改，以确保工具在后续设计综合流程中能正确调用所需的库文件和技术数据列出与 Synopsys 相关的设置文件，如和。这个common_setup.tcl文件包含用户定义变量，它指定了技术文件与文件名称，这些变量将会在dc_setup.tcl文件中使用。2. 编辑文件：打开文件，需要根据那个表格将相应的变量设置为正确的值，使 Design Compiler 在后续操作中能够准确找到所需的各种资源，从而顺利进行设计综合流程。
史上最全的数字IC后端设计实现培训教程（整理版）
热门推荐
weixin_37584728的博客
05-02 2万+
史上最全的数字IC后端设计实现培训教程（整理版） 由于最近比较忙，前几天才把五月份开展活动送的书全部寄出，预计最迟明后天就会送到各位手中，希望各位多多理解！本次活动共送出八本《Low Power Flow》Physical Implementation (Back End)纸质书籍，请各位中奖的朋友注意查收！另外本次小编多打印了五六本，有需要的朋友可以按照成本价送出（小编微信ic-backend2018）。 鉴于很多小伙伴们经常苦于找各类数字 IC 后端实现培训教程和培训视频，今天小编特此整理了一份非常全
Design Compiler Topographical/Graphical Workshop Lab Guide
11-13
Design Compiler Topographical/Graphical Workshop Lab Guide，来自EETOP坛友的分享
Design_Compiler_Topographical_Workshop_Student_Guide_200906
05-02
1. Synopsys教育服务：文件标题提到的"Design Compiler Topographical/Graphical Workshop Student Guide"暗示了这个指南是为参加由Synopsys提供的设计编译器图形化/拓扑工作坊的学生准备的。Synopsys公司提供客户...
Synopsys Design Compiler Topographical/Graphical Workshop Lab
11-13
本实验室指南（Synopsys Design Compiler Topographical/Graphical Workshop Lab Guide）为设计者提供了一个实践操作的平台，旨在帮助用户深入理解和掌握Design Compiler在现代IC设计流程中的应用。实验室指南中可能...
Design Compiler各版本User Guide
最新发布
12-25
Design Compiler是业界广泛使用的电子设计自动化（EDA）工具，由Synopsys公司开发，主要用于综合集成电路（IC）设计。综合是将高层次的硬件描述语言（HDL），如Verilog或VHDL编写的代码转换为门级网表的过程。这个...
Static Timing Analysis in VLSI Design.pdf
05-23
iming,timing,timing!Thatisthemainconcernofadigitaldesigner chargedwithdesigningasemiconductorchip.Whatisit,howisit described,andhowdoesoneverifyit?Thedesignteamofalarge digitaldesignmayspendmonthsarchitectinganditeratingthedesignto achievetherequiredtimingtarget.Besidesfunctionalverification,thetim- ingclosureisthemajormilestonewhichdictateswhenachipcanbere- leasedtothesemiconductorfoundryforfabrication.Thisbookaddresses thetimingverificationusingstatictiminganalysisfornanometerdesigns. Thebookhasoriginatedfrommanyyearsofourworkingintheareaof timingverificationforcomplexnanometerdesigns.Wehavecomeacross manydesignengineerstryingtolearnthebackgroundandvariousaspects ofstatictiminganalysis.Unfortunately,thereisnobookcurrentlyavail- ablethatcanbeusedbyaworkingengineertogetacquaintedwiththede- tailsofstatictiminganalysis.Thechipdesignerslackacentralreferencefor informationontiming,thatcoversthebasicstotheadvancedtimingverifi- cationproceduresandtechniques. Thepurposeofthisbookistoprovideareferenceforbothbeginnersas wellasprofessionalsworkingintheareaofstatictiminganalysis.Thebook T PREFACE xvi isintendedtoprovideablendoftheunderlyingtheoreticalbackgroundas wellasin-depthcoverageoftimingverificationusingstatictiminganaly- sis.Thebookcoverstopicssuchascelltiming,interconnect,timingcalcula- tion,andcrosstalk,whichcanimpactthetimingofananometerdesign.It describeshowthetiminginformationisstoredincelllibrarieswhichare usedbysynthesistoolsandstatictiminganalysistoolstocomputeandver- ifytiming. ThisbookcoversCMOSlogicgates,celllibrary,timingarcs,waveform slew,cellcapacitance,timingmodeling,interconnectparasiticsandcou- pling,pre-layoutandpost-layoutinterconnectmodeling,delaycalculation, specificationoftimingconstraintsforanalysisofinternalpathsaswellas IOinterfaces.Advancedmodelingconceptssuchascompositecurrent source(CCS)timingandnoisemodels,powermodelingincludingactive andleakagepower,andcrosstalkeffectsontimingandnoisearedescribed. Thestatictiminganalysistopicscoveredstartwithverificationofsimple blocksparticularlyusefulforabeginnertothisarea.Thetopicsthenextend tocomplexnanometerdesignswithconceptssuchasmodelingofon-chip variations,clockgating,half-cycleandmulticyclepaths,falsepaths,aswell astimingofsourcesynchronousIOinterfacessuchasforDDRmemoryin- terfaces.Timinganalysesatvariousprocess,environmentandinterconnect cornersareexplainedindetail.Usageofhierarchicaldesignmethodology involvingtimingverificationoffullchipandhierarchicalbuildingblocksis coveredindetail.Thebookprovidesdetaileddescriptionsforsettingup thetiminganalysisenvironmentandforperformingthetiminganalysisfor variouscases.Itdescribesindetailhowthetimingchecksareperformed andprovidesseveralcommonlyusedexamplescenariosthathelpillustrate theconcepts.Multi-modemulti-corneranalysis,powermanagement,as wellasstatisticaltiminganalysesarealsodescribed. Severalchaptersonbackgroundreferencematerialsareincludedintheap- pendices.TheseappendicesprovidecompletecoverageofSDC,SDFand SPEFformats.Thebookdescribeshowtheseformatsareusedtoprovide informationforstatictiminganalysis.TheSDFprovidescellandintercon- nectdelaysforadesignunderanalysis.TheSPEFprovidesparasiticinfor- mation,whicharetheresistanceandcapacitancenetworksofnetsina PREFACE xvii design.BothSDFandSPEFareindustrystandardsandaredescribedinde- tail.TheSDCformatisusedtoprovidethetimingspecificationsorcon- straintsforthedesignunderanalysis.Thisincludesspecificationofthe environmentunderwhichtheanalysismusttakeplace.TheSDCformatis adefactoindustrystandardusedfordescribingtimingspecifications. Thebookistargetedforprofessionalsworkingintheareaofchipdesign, timingverificationofASICsandalsoforgraduatestudentsspecializingin logicandchipdesign.Professionalswhoarebeginningtousestatictiming analysisorarealreadywell-versedinstatictiminganalysiscanusethis booksincethetopicscoveredinthebookspanawiderange.Thisbook aimstoprovideaccesstotopicsthatrelatetotiminganalysis,witheasy-to- readexplanationsandfiguresalongwithdetailedtimingreports. Thebookcanbeusedasareferenceforagraduatecourseinchipdesign andasatextforacourseintimingverificationtargetedtoworkingengi- neers.Thebookassumesthatthereaderhasabackgroundknowledgeof digitallogicdesign.Itcanbeusedasasecondarytextforadigitallogicde- signcoursewherestudentslearnthefundamentalsofstatictiminganalysis andapplyitforanylogicdesigncoveredinthecourse. Ourbookemphasizespracticalityandthoroughexplanationofallbasic conceptswhichwebelieveisthefoundationoflearningmorecomplextop- ics.Itprovidesablendoftheoreticalbackgroundandhands-onguideto statictiminganalysisillustratedwithactualdesignexamplesrelevantfor nanometerapplications.Thus,thisbookisintendedtofillavoidinthis areaforworkingengineersandgraduatestudents. ThebookdescribestimingforCMOSdigitaldesigns,primarilysynchro- nous;however,theprinciplesareapplicabletootherrelateddesignstyles aswell,suchasforFPGAsandforasynchronousdesigns.
synopsys 综合
02-02
结合synopsys综合的ppt，比较详细
Workshop 系列三部分
11-16
Tornado/vxworks的培训教材，是系统学习Tornado/vxworks的必备，也是业界正规学习tornado/vxworks的必备教材。系统地将tornado中的常用工具使用及vxworks的基本概念和使用都作了很好的说明。
芯片后端之 《数字设计中的时钟属性、时钟约束》
那么菜的博客
08-25 663
最近做完了synopsys的DC workshop，涉及到时钟的建模/约束，这里就来聊聊数字中的时钟（与建模）吧。·同步电路与异步电路；·时钟/时钟树的属性：偏移(skew)与时钟的抖动（jitter）、延时（latency）、转换（transition）时间；·内部时钟；·多路复用时钟；·门控时钟；·行波时钟；·双沿时钟；·Design Compiler中的时钟约束。·补充：时钟分配策略1 同步电路与异步电路首先来谈谈同步电路与异步电路。
Synopsys ICC 笔记
http://www.icfgblog.com/
07-29 1万+
一、ICC综合概述 ICC（IC Compiler）是把门级网表转换成foundry厂可用于掩膜的版图信息的过程，它包括数据准备、布局、时钟树综合、布线等步骤。 ICC输入文件 ICC输入需要两部分信息：综合数据+物理数据。 综合数据： 门级网表文件，如orca.v 约束文件，如orca.sdc 逻辑库文件，包含时序信息，如标准单元sc.db，宏单元macros.db，输入输出单元io.db等 物理数据： 技术文件，包含金属层等信息，如abc_6m.tf 线负载模型，TLU+ 物理库文件，包含版图信
DC学习笔记
qq_35396239的博客
04-21 1996
在link_library的设置中必须包含 " * "（且要放在最左边，DC会按照从左到右的顺序进行查找），表示DC在引用实例化模块或者单元电路时首先搜索以及调进DC memory的模块和电源电路，如果在link_library中不包含 *，DC就不会使用DC memory中已有的模块。工艺库是综合后电路网表要最终映射到的库，读入的HDL代码首先要由synopsys自带的GTECH转换成DC内部的交换格式，然后经过映射到工艺库和优化生成门级网表。
DC使用教程系列1-.synopsys.dc.setup的建立
ciscomonkey的博客
10-08 2万+
文章目录引言如何理解DC所做的工作.synopsys.dc.setup的建立 引言 本博客是通过小破站，经典的DC视频教程，相信不少人应该看过，这里仅仅是针对个人菜鸡的水平，对其做的笔记。 如何理解DC所做的工作 DC的任务是综合，湾湾人称之为合成，综合的概念是通过RTL、单元库、约束，吐出netlist，由于每一个单元库都有各自的特性极限，如果你的约束不合理，如果你的代码不可综合，所以不是每一个RTL的想法都能够跑出netlist。 如上图所示，db代表是给工具读的，而lib是给人读的，其中1p9
Design Compiler：Topographical Workshop Lab4
前进，才知道自己的渺小
12-10 1067
本文是对SynopsysDesign Compiler Topographical/Graphical Workshop Lab Guide中Lab4的翻译，Lab文件可以从以下链接获取。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

日晨难再

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值