数字电路静态时序分析基础五

最新推荐文章于 2022-12-06 18:52:40 发布
最新推荐文章于 2022-12-06 18:52:40 发布
阅读量470 收藏 4
点赞数 1
分类专栏： STA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45799954/article/details/114991856
版权

时序检查:特殊时序检查

文章来源于课程

1.多周期时钟

在这里插入图片描述

  • 多周期约束
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
  • capture 在第三个周期
    在这里插入图片描述
  • hold设置往前面移动2个周期
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
  • 不符合需求的check

  • min 可能一个时钟launch就到达了
    在这里插入图片描述
    在这里插入图片描述

2.半周期时钟路径

2.1 建立时间

  • 前一个上升沿，后一个下降沿
    在这里插入图片描述
  • 周期12 ，launch 在6ns
    在这里插入图片描述
  • 周期12 ，capture 在12ns
    在这里插入图片描述

2.2 保持时间

  • 周期12 ，launch 在6ns
    在这里插入图片描述
  • 周期12 ，capture 在0ns
  • 半周期容易处理hold time
    在这里插入图片描述

3.伪路径

  • 异步跨时钟
    在这里插入图片描述
  • DFT
  • 处理方法
    在这里插入图片描述

4.跨时钟域时序分析

4.1 慢时钟到快时钟

4.1.1 建立时间
  • 慢时钟到快时钟
  • 不加约束，严苛
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
  • 加约束，相对不严苛
    在这里插入图片描述
    在这里插入图片描述
4.1.2 保持时间
  • 往前移N-1周期
    在这里插入图片描述
    在这里插入图片描述

4.2 快时钟到慢时钟

在这里插入图片描述

4.2.1建立时间

在这里插入图片描述

  • 严苛
    在这里插入图片描述
    在这里插入图片描述
    -非严苛
    ![在这里插入图片描述](https://img-blog.csdnimg.cn/20210318224822927.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cH在这里插入图片描述
    在这里插入图片描述

5. 多时钟

5.1 整数关系

在这里插入图片描述

  • 利用整数倍
    在这里插入图片描述
  • setup 15ns - 20ns
  • hold 0ns - 0ns
    在这里插入图片描述

5.2 非整数倍

  • 取最小公倍数
    在这里插入图片描述
    在这里插入图片描述

5.3 相位移动

  • 类似于半周期
    在这里插入图片描述
千万小心
关注
  • 1
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
数字电路复位电路解析
weixin_44511423的博客
05-10 3115
复位电路　　时钟电路我第一篇博客已经说讲过了，今天我们来聊聊复位电路。当然，复位电路博大精深，并不是三言两语就能说清楚的，因此这里也是聊聊复位电路的基础，更深的研究需要在实际的项目中才能...
数字IC设计——跨时钟域篇1（时钟域）
用心记录每天的学习，提升自己，虽然有的很基础但真的很重要！
06-05 9599
数字IC设计——跨时钟域篇1 一、时钟域概要 1. CDC介绍 CDC（clock domain crossing）检查（跨时钟域的检查）是对电路设计中同步电路设计的检查。非同步时钟没有固定的相位关系，这样Setup/Hold不满足而产生了亚稳态是无法避免的。我们采用同步设计的方法保证亚稳态不会无序的在电路中传播，从而导致功能问题。 随着当今SOC设计的规模越来越大，时钟越来越多，工作模式越来越复杂。跨时钟域电路不但多，而且非常复杂。 在当今的电路设计中我们通常使用多级同步，异步FIFO，握手等同步设计来保
[电路/定理] 移相电路-不用仿真也可以计算相位
ic2121的博客
06-13 6964
在电路应用中由于存在电感电容等无源器件，在频率信号作用下，电容充放电，电感储能释放能量的过程，输入输出信号就存在相位的变化。
时序分析基础知识
热门推荐
spx1164376416的博客
09-09 1万+
1.什么是时序分析 时序分析本质就是一种时序检查，目的是检查设计中所有的D触发器是否能够正常工作，也就是检查D触发器的同步端口（数据输入端口）的变化是否满足建立时间（Setup）和保持时间要求（Hold）;检查D触发器的异步端口（异步复位端口）的变化是否满足恢复时间要求（Recovery）和移除时间要求（Removal）。 2.时序分析的类型 时序分析包括静态时序分析（STA）和动态时序分析。 动态时序分析：将布局布线生成的布线延迟信息反标注到门级网表中进行仿真，检查是否存在时序违例。此时的仿真包括门延迟和
数字电路实用总结
一个人要像一支队伍
08-17 3100
一、数字逻辑。 1.1 进制。 二进制主要用于机器的内部运算，十六进制主要用于程序编写，十进制则主要用于结果的显示。 1.2 二进制补码。 如果是正数，则补码=原码。 如果是负数，则补码=反码+1。 补码可以将减法转为加法。时钟就能很好的解释补码，如下图，要加多少个小时都不会超出12小时，因为超出的部分会溢出而舍弃掉；而要减去若干个小时，可以使用补码将其转为加法。 这样的好处是，在硬件电路上，只要实现补码的加法器，即可完成加法和减法，减少硬件上的开销。 1.3 常用的编码。 1.3..
数字电路基础知识
yimao2020的博客
08-13 2651
数字电路基础
数字集成电路静态时序分析基础.pdf
04-14
数字集成电路静态时序分析基础.pdf
静态时序分析_fpga_静态时序分析_
09-29
静态时序分析的基础是时序路径的概念，即电路中信号从一个触发器的输出到另一个触发器的输入所经过的路径。这些路径决定了电路的最慢和最快响应时间，影响了系统的时钟周期和整体性能。通过STA，设计师可以计算出...
数字电路(fpga/asic)设计入门之静态时序分析
07-21
本文讲述数字电路(fpga/asic)设计入门之静态时序分析，接下来咱们一起来学习一下。
静态时序分析（Static Timing Analysis）基础与应用.zip-综合文档
05-19
二、静态时序分析基础 1. 时序路径：时序路径是指电路中从一个触发器的时钟输入到另一个触发器的数据输入的一条路径。时序路径的延迟决定了数据从一个触发器传输到另一个触发器所需的时间。 2. 最大延迟路径（最大...
时序数据分析方法综述
09-05
时序数据分析方法综述，很好的资料！ 时序数据分析方法综述，很好的资料！
时序分析快速入门
03-15
时序分析快速入门，讲的很好，很细致，希望能够帮助到学习时序分析的初学者
时序分析经典教程
08-24
时序分析经典教程，由老师推荐，里面论述详细合理，具有逻辑性，是本好读物！
静态时序分析
03-29
在集成电路设计领域，静态时序分析（Static Timing Analysis，简称STA）是一项至关重要的技术，它主要用于验证数字集成电路设计是否满足预定的时序要求。在电路的前端设计阶段，设计者会利用STA工具来评估和优化电路...
时序分析
SmartCar的博客
09-01 1万+
1、静态时序分析与动态时序分析 静态时序分析：STA,主要目的是为提高系统工作主频以及增加系统的稳定性。我们用软件在综合和实现之后的timing analysis都是静态时序分析。 动态时序分析：DTA，主要目的是在验证器件在实际延时情况下的逻辑功能。通常就是我们所说的仿真。 比较：STA不需要输入向量就能穷尽所有的路径，运行速度快，占用内存小。不仅可以对芯片设计进行全面的时序功能检查，还可以利用时序分析的结果来优化设计。DTA的优点是结果精确，并且适用于更多的设计类型；缺点是速度慢，并且可能会遗漏一些.
数字电路基础
ZHE21
10-14 8040
数字电路常用表示方法 一、与门 与门，英文名称是 AND Gate，又称“与电路”、逻辑“与”电路。 与门是门电路里面比较重要 的一个逻辑门。 与门是执行“ 与” 运算的基本门电路。与门有多个输入端， 1 个输出端。当多个输入端同时为“ 逻辑 1” 高电平时，输出才为“ 逻辑 1” 电平，否则输出为“ 逻辑 0” 低电平。 与门的表达式是 F = A & B， “ &” 代表与的意思，这个符号也是 Verilog 语法定义的与逻辑 符。 “ 与” 门的电路mos实现如下图所示： 通过上图
数字逻辑与设计实验三 可综合时序逻辑电路实验
最新发布
SkyOfFeather的博客
12-06 1361
一、实验目的1． 学习掌握可综合 Verilog 语言进行 时序逻辑设计 的使用；2． 学习测试模块的编写、综合和不同层次的仿真。二、实验过程一）时钟上升沿触发的D寄存器1) 源码 1. Dflipflop正在上传…重新上传取消正在上传…重新上传取消正在上传…重新上传取消D触发器是一种最简单的触发器，在触发边沿到来时，将输入端的值存入其中，并且这个值与当前存储的值无关。在两个有效的脉冲边沿之间，D的跳转不会影响触发器存储的值，但是在脉冲边沿到来之前，输入端D必须有足够的建立时间，保证信号稳定。一个时钟信号
时序分析基本概念介绍<Critical Path>
Tao_ZT的博客
01-13 3652
今天我们要介绍的时序分析概念是Critical Path。全称是关键路径。刚接触后端的同学可能经常会听到这个概念，什么是Critical Path？ 一般是指我们设计中时...
《数字集成电路静态时序分析》学习笔记
"《数字集成电路静态时序分析基础》是一门关于集成电路验证和静态时序分析的网络课程，主要讲解了TCL语言的基础知识以及在数字集成电路分析中的应用。" 在数字集成电路的设计和验证中，静态时序分析（Static Timing...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值