DC综合后如何定位到源码

已于 2022-02-09 09:43:50 修改
阅读量1.5k 收藏 20
点赞数 4
分类专栏： Script 文章标签： Design Compiler 时序违例 源码定位 GUI 时序分析
于 2022-02-09 09:38:12 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45799954/article/details/122835160
版权

DC综合后如何定位到源码


设计产生时序违例后，report_timing的报告路径通常为下图所示，由于包含很多综合后的cell，利用报告直接定位到源码进行分析关键路径较为困难，利用dc的gui界面辅助分析。

在这里插入图片描述
1.启动dc
在这里插入图片描述

或者直接在dc_shell中运行start_gui
在这里插入图片描述

2.打开综合后的设计/或者直接运行dc.tcl进行综合
3.打开Timing Pach在这里插入图片描述
4. 点击Ok
在这里插入图片描述
5.按照Slack大小排序的路径（这里slack都为正）
在这里插入图片描述
5. 打开改路径电路图
在这里插入图片描述
6. 选中某一cell
在这里插入图片描述
8.跳转到RTL在这里插入图片描述
9. 定位到源码，方便分析是设计哪一个引起时序违例
在这里插入图片描述

千万小心
关注
  • 4
    点赞
  • 踩
  • 20
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
【芯片前端】第一次看DC综合报告时看些什么内容
moon9999的博客
03-12 1万+
前言 最近又要频繁的看DC综合报告，发现之前的东西忘得是差不过了，因此用这篇文章用来做下笔记，记录下第一眼看DC综合报告时看些什么内容。 看那个报告 这是第一次综合完之后的终极问题，我根本不知道应该看那个报告。进行完综合后，就可以在report目录下得到各类综合结果报告，具体有哪些文件这取决于在综合tcl配置中设置了哪些项，比如像我这样设置： report_timing -delay max -max_paths 1 > $timing_report report_timing -delay
Synopsys DC工具学习 11课源码
10-19
- **物理感知综合**：DC的`place`和`route`命令允许在综合阶段就考虑到布局布线的影响，提高时序收敛效率。 - **脚本编写**：利用tcl脚本自动化DC的操作，提高工作效率。 6. **时序收敛** 在实际设计中，时序...
dc综合与pt静态时序分析(中文)_DC综合报告中时序违例该怎么处理呢？或许你可以试试下面的方法...
weixin_39564151的博客
11-30 2913
前面我们文章中，我们聊了Verilog编码风格、module的划分以及其他一些方面，对Design Compiler综合电路的影响。当我们严格按照这些规则去编码之后，往往还是会在DC综合报告中看到有时序违反的情况出现，那我们这时候该怎么办呢？今天我们来探讨一下。常用的DC命令在DC脚本中，我们一般会使用默认编译条件，可以很快的得到一个相对准确的编译结果。之后再使用DC中的一些分析时序的命令，得到一...
Synopsys DC约束语法检查和报告查看
baidu_34971492的博客
05-16 789
1约束语法检测 dcprocheck TOP.con 2 Verify port constraints (non-clock) report_port -verbose 3 Verify clock constraints report_clock -- clock waveform report_clock –skew -- clocktree specs check_timing 1）时间预算缺少端点约束 2）丢失、重叠或多个时钟 3）可能干扰时钟的时钟选通信号 ...
DC工具的基本使用（一）
Junluoyu的博客
11-07 7165
本文主要参考DC WorkShop Lab2_w1152715961的博客-CSDN博客 一直以来，我都是把代码直接扔到vivado里面，从来没有考虑过它的实际综合的过程是怎么实现，这周有时间来研究一下design compiler工具的使用。 （一）原理 逻辑综合工具实际上就是将RTL代码映射到具体的工艺库上（一般由制造厂家提供），再通过添加约束信息（时序约束，线载模型，面积，功耗等，主要以tcl语言形式）,对RTL代码进行逻辑综合，形成门级网表（netlists）...
IC设计中的DC综合学习记录——模板记录
u011974971的博客
03-13 5175
DC综合的学习记录——模板记录
IC设计中的DC综合学习记录——部分问题及解决方法
u011974971的博客
07-03 4882
DC综合中遇到的问题及相应的解决方案
dc.rar_dc 脚本_synopsys dc_synopsys dc综合
09-20
三、Synopsys DC综合流程 3.1 预处理：加载设计源码，设置约束条件，定义目标工艺节点和技术库。 3.2 综合：使用优化算法对设计进行转化，目标是满足速度、面积和功耗的要求。 3.3 后处理：输出综合结果，生成网...
IoT DC3 平台 驱动 SDK源码，搭配 IoT DC3 服务使用
最新发布
03-21
DC3平台是一个综合性的物联网解决方案，旨在简化设备连接、数据处理和应用开发流程。它支持多种通信协议，如MQTT、CoAP等，确保不同类型的物联网设备能无缝接入。此外，DC3还提供强大的数据分析和设备管理能力，为...
新物联网卡管理平台源码
07-10
开发者在获取到这样的源码后，需要具备扎实的编程基础，特别是对物联网技术和相关协议的理解，以及数据库管理和网络安全的知识。同时，具备良好的学习能力和解决问题的能力，因为自行处理安装和可能出现的问题是必要...
iot-dc3物联网平台 v1.1.0-源码.zip
02-26
IoT-Dc3物联网平台是一款专为物联网应用设计的综合管理平台，其v1.1.0版本的源码提供了深入理解并自定义物联网解决方案的宝贵资源。通过解压压缩包，并使用解压密码"www.cqlsoft.com"，我们可以一窥其内部结构，...
DC综合完整脚本以及操作实例
weixin_57735296的博客
06-09 2819
指定下面指定的target library库中的一个用来给设计驱动输入的单元信号，可以在工艺库文件中找到slow.lib文件，在里面查找可用的cell。注意.lib文件经过处理生成的db文件，db文件是给软件看的，lib文件是给设计者看的。//此处定义库文件，注意与target library 对应，但是选择.lib文件，由于格式需要，需要省略后缀，不然无法正确加载。3.键入source syn-script.tcl，此时dc会运行tcl文件中的命令，进行dc综合。最全面的是连接二里面的那些博客连接。
【DC】DC工具 report_timing 命令的一些选项
Tranquil_ovo的博客
06-07 5291
如果指定了时钟对象，则此选项选择由指定时钟控制的端点，但仅选择由时钟源处的时钟上升沿捕获的路径，同时考虑沿时钟路径的任何逻辑反转。这一组选项和第一组选项的内容一样，只是第一组选项选定的是 endpoint ，这里选定的是 stratpoint。指定每个 endpoint 要报告的最大路径数。默认值为1，它只报告在给定端点结束的单个最差路径。指定默认情况下每个 path group 要报告的路径数，或者如果。选项，且设计没有时序限制，默认情况下会报告到输出端口的最长路径。选项指定的组内具有最差松弛的路径。
DC综合报告001_levels of logic
IC小鸽的博客
08-31 4940
DC综合报告001_levels of logic 1、levels of logic的含义 Levels of logic指的是同步电路中2个时序reg之间的组合逻辑深度。 一个2选1mux，一个2输入与非门等都表示一级逻辑深度。 在DC综合的dc_shell界面输入命令 report_timing显示的数据路径中，每个器件代表一个逻辑层次。 下图为DC综合的qor报告中的一部分，显示...
Tcl与Design Compiler （十一）——其他的时序约束选项（二）
weixin_33878457的博客
04-03 835
本文如果有错，欢迎留言更正；此外，转载请标明出处 http://www.cnblogs.com/IClearner/  ，作者：IC_learner 前面介绍的设计都不算很复杂，都是使用时钟的默认行为作为电路的约束，都存在有路径给你约束，即信号的变化要在一个时钟周期内完成，并达到稳定值，以满足寄存器的建立和保持的要求。此外进行可测性设计(design for test)时，为了提高测试的覆盖率，...
时序约束中一种特殊的情景分析—— infeasible path
d_b_的博客
11-03 1381
DC综合相关问题，时序问题（infeasible path）
dc_shell的report_xx和查找pin或cell的input/output [all_fanin/out]
cy413026的博客
08-30 2237
可以到网上一一查询，也可以到pc_shell里man 各种命令常用的report_timing，report_disable_timing，report_clock。
DC设计中的约束（Assignments或Constraints）
little_ox的博客
07-01 2533
设计中常用的约束 时序约束：主要用于规范设计的时序行为，表达设计者期望满足的时序条件，指导综合和布局布线阶段的优化算法。 区域与位置约束：主要用于指定芯片I/O引脚位置以及指导实现工具在芯片特定的物理区域进行布局布线。 其他约束：泛指目标芯片型号、接口位置，电气特性等约束属性。 时序约束的主要作用 提高设计的工作频率 通过附加时序约束可以控制逻辑的综合、映射、布局和布线，以**减少逻辑和布线延时，从而提高工作频率**。 获得正确的时序分析报告 静态时序分析和动态时序分析 静态时序分析则是通过分析每个
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值