新建vivado工程仿真或修改原仿真代码后，仿真波形不更新问题（已解决）

最新推荐文章于 2024-04-10 10:10:28 发布
最新推荐文章于 2024-04-10 10:10:28 发布
阅读量3.5k 收藏 20
点赞数 5
文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45804874/article/details/120866192
版权

如果是在原代码上进行修改，在SIMULATION选项上右键
在这里插入图片描述
先Close Simulation，再Reset Behavioral Simulation，再重新Run Simulation就好了

如果是新建了一个仿真文件，就进入Simulation Settings
在这里插入图片描述
修改如图红框所示的仿真文件名，再选择Relaunch Simulation就好了

Christmas_zz
关注
  • 5
    点赞
  • 踩
  • 20
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
Vivado修改了代码，却发现波形仍保持不变，关掉原仿真波形+重置行为级仿真+运行仿真+解决问题！
qq_21952195的博客
09-01 1385
解决软件问题！
异步FIFO设计的源代码，工程，仿真波形
08-24
4. **仿真波形**：在工程中，通常会有`.vcd`文件，它是Verilog的行为级仿真产生的波形文件。使用工具如ModelSim或Vivado等可以打开并分析这些波形，以验证FIFO设计的功能正确性。波形会显示各个信号随时间的变化，如...
vivado 行为仿真，修改代码后波形不变的问题
小虎哥的博客
05-12 6333
vivado 行为仿真，修改代码后波形不变的问题 小编属于刚接触FPGA，对vivado软件不是非常熟练，但是基本使用还是可以的。但是昨天遇到一个比较头疼的问题就是我在source文件中修改代码后，但是仿真波形并没有按照我代码逻辑进行变化，就好像源文件没有保存到工程中一样。看了一下别人的博客，要重建一个工程才可以解决，那么我改一次代码建一个工程，就太麻烦了啊。后来经过我多次测试，发现可以重置行为级仿真来解决这个问题。因为这个小问题搞了我整整一天半，决定写一个博客记录一下。也希望养成记录错误的习惯，和大家一起
vivado联合Modelsim仿真代码修改后重新快速仿真
最新发布
Cuiwenqicn的博客
04-10 177
在modelsim的libirary选项栏里有一个xil_defaultlib文件夹，里面有自己的仿真文件，修改了哪个就recompile再重新仿真就行，不需要关掉软件。
vivado工程修改代码后，工程仿真不更新，一直显示修改前的仿真问题（自己 尝试 有效）
qq_42726748的博客
09-03 5985
vivado RAM IP使用总结
【vivado学习】vivado使用行为仿真也就是RTL仿真没有波形
zyymyl的博客
03-26 217
今天仿真了一下师姐的代码中的一小部分，发现有一部分代码使用行为仿真不能出来， 出不来的部分是被例化在小模块里，里面是状态机。不知道是不是状态机的原因。
Vivado仿真不生成波形图提示INFO: Scripts generated successfully的解决方法
研究邪术！
10-13 3272
可能是仿真设置那边不小心设置成了只输出脚本，如果是这样： 简单，修改一下仿真设置 将 改成
Vivado解决仿真不出波形的问题（并行数据流转串行数据流）
qq_21952195的博客
11-21 2090
解决！
DDS波形发生器设计与仿真-电气工程系统仿真实训报告
08-25
该文件为电气工程系统实训中的一个课题—DDS波形发生器设计与仿真，该仿真需要用到软件-Vivado。 DDS波形发生器一般由相位累加器、波形存储器、数模转换器及低通滤波器组成。最终可由D/A 转换器将数字信号转换成...
仿真波形的生成和显示
01-19
经过叠加后的仿真波形及波形显示的程序框图如图1所示，前面板如图2所示。该面板已经包括 基本函数发生器和高斯噪声波形中可调节的输入控件，以及仿真波形的显示控—测量结果波形图。 　图1 仿真波形及其波形显示 ...
fifo.zip_fifo_vivado fifo仿真_whichddo
09-23
在数字系统设计中，FIFO常用于解决数据传输速率不匹配问题，例如缓存数据、缓冲区或者作为两个模块之间的数据接口。 Vivado 16.4是Xilinx的集成设计环境，包含了设计、仿真、综合、实现、功耗分析等全流程工具。在...
linux系统上vivado调用VCS仿真
02-27
linux系统上vivado调用VCS仿真，可以加快仿真速度，更便于观察波形
vivado与modelsim联合仿真之改动代码后不用关闭modelsim重新启动
qq_35686518的博客
08-30 929
在vivado与modelsim联合仿真过程中，经常会对着波形改动自己的代码，我之前都是改动代码并保存之后关闭modelsim，在vivado里面重新点击run simulation 来重新唤醒modelsim。如下图所示：后面代码复杂之后，每次重新唤醒modelsim都要很长时间。如何不关闭modelsm在modelsim里面重新编译代码呢？
关于modelsim仿真波形不变化的原因
weixin_49574391的博客
07-22 822
在使用modelsim仿真计数器时波形不变化，原因是仿真文件编写时计数器设置过大，而仿真时间设置不长，导致计数器没有跑到最大值程序就停止了，导致波形没有变化。
Vivado 与 ModelSim联合仿真 在不关闭ModelSim的情况下更新仿真结果
weixin_56838558的博客
08-04 426
沿路径【\net12_ram_ctrl.sim\sim_1\behav\modelsim】找到【tb_net12_ram_ctrl_compile.do】，打开；返回ModelSim的Transcript窗口，先执行语句【do tb_net12_ram_ctrl_compile.do】再执行语句【do tb_net12_ram_ctrl_simulate.do】，即可；在项目工程文件目录下找到【net12_ram_ctrl.sim】，注释这条语句【quit -force】，改为【#quit -force】
Vivado_2018.3文件 source无法自动更新，并且tb仿真文件不显示set as top，需要关闭Vivado之后重启
weixin_44357071的博客
02-03 455
Vivado_2018.3文件 source无法自动更新，并且tb仿真文件不显示set as top，需要关闭Vivado之后重启
VIVADO仿真问题
AI_vvv的博客
12-06 1636
笔记
vivado仿真波形
chen666946的博客
10-03 5728
vivado如何调出仿真波形窗口、仿真波形窗口的手动调整、四种波形状态、观察仿真波形的作用、查看内部变量的仿真波形等。
【技巧】Vivado 仿真器simulation显示模拟波形图（非数字波形）
热门推荐
LiangWF22的博客
02-19 1万+
在使用Vivado软件时经常需要对程序进行仿真，使用Simulation时可以设置不同的显示波形如数字波形或者模拟信号的波形，此文正是设置、更改显示波形的教程。
vivado jesd 仿真工程
06-23
### 回答1： Vivado JESD仿真工程是基于Xilinx Vivado设计套件的一个仿真工程，主要用于测试和验证JESD协议接口的功能和性能。该工程包含了仿真模型、测试向量、仿真脚本和波形分析工具，可以模拟JESD接口在各种不同工作条件下的行为，以验证设计性能、功能和一致性。 Vivado JESD仿真工程涵盖了系统级仿真和硬件级仿真两个层面。在系统级仿真中，模拟的是JESD接口在应用层的行为，包括数据打包、传输和解包等过程；在硬件级仿真中，模拟的是JESD接口在硬件电路上的实现，包括时钟同步、应答信号和状态机等电路设计。 为了保证仿真的可靠性和准确性，Vivado JESD仿真工程需要进行严格的测试和验证。在仿真前，需要根据具体设计要求，制定合适的测试方案和仿真测试用例；在仿真过程中，需要监控仿真实验结果，分析调试错误，同时还要根据具体情况进行仿真时钟和仿真时序的优化。 总之，通过Vivado JESD仿真工程的设计和使用可以提高JESD接口设计的可靠性和性能，并帮助设计人员更好地理解和掌握JESD协议接口的相关知识。 ### 回答2： Vivado是一款Xilinx公司开发的工具软件，可以用于FPGA芯片的设计和仿真。其中，JESD是一种串行数据接口协议，用于高速数据传输。因此，Vivado Jesd仿真工程是通过Vivado工具和JESD接口协议进行数据传输的仿真工程。 在建立仿真工程之前，需要首先创建一个Vivado项目，并将需要仿真的设计文件添加到该项目中。随后，在仿真设置中，需要在仿真波形配置中添加实例化的JESD模型和信号属性，以便Vivado可以模拟接收和发送数据。此外，还需要对仿真时钟进行配置，以确保仿真时钟与JESD接口时钟同步。 在进行仿真时，可以通过不同的测试模式和测试用例来验证JESD接口的性能和功能。在仿真数据分析中，可以通过观察波形图，查看时序、波特率以及误码率等数据。如果在仿真过程中发现问题，可以通过对仿真设置和仿真时钟进行调试，寻找问题原因，并进行修复。 总之，Vivado Jesd仿真工程可以帮助工程师验证并优化JESD接口设计，提高数据传输的可靠性和稳定性。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值