新建vivado工程仿真或修改原仿真代码后，仿真波形不更新问题（已解决）

最新推荐文章于 2023-10-03 00:20:39 发布
最新推荐文章于 2023-10-03 00:20:39 发布
阅读量3.6k 收藏 20
点赞数 5
文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45804874/article/details/120866192
版权

如果是在原代码上进行修改，在SIMULATION选项上右键
在这里插入图片描述
先Close Simulation，再Reset Behavioral Simulation，再重新Run Simulation就好了

如果是新建了一个仿真文件，就进入Simulation Settings
在这里插入图片描述
修改如图红框所示的仿真文件名，再选择Relaunch Simulation就好了

Christmas_zz
关注
  • 5
    点赞
  • 踩
  • 20
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
Vivado修改了代码，却发现波形仍保持不变，关掉原仿真波形+重置行为级仿真+运行仿真+解决问题！
qq_21952195的博客
09-01 1401
解决软件问题！
异步FIFO设计的源代码，工程，仿真波形
08-24
4. **仿真波形**：在工程中，通常会有`.vcd`文件，它是Verilog的行为级仿真产生的波形文件。使用工具如ModelSim或Vivado等可以打开并分析这些波形，以验证FIFO设计的功能正确性。波形会显示各个信号随时间的变化，如...
vivado 行为仿真，修改代码后波形不变的问题
小虎哥的博客
05-12 6395
vivado 行为仿真，修改代码后波形不变的问题 小编属于刚接触FPGA，对vivado软件不是非常熟练，但是基本使用还是可以的。但是昨天遇到一个比较头疼的问题就是我在source文件中修改代码后，但是仿真波形并没有按照我代码逻辑进行变化，就好像源文件没有保存到工程中一样。看了一下别人的博客，要重建一个工程才可以解决，那么我改一次代码建一个工程，就太麻烦了啊。后来经过我多次测试，发现可以重置行为级仿真来解决这个问题。因为这个小问题搞了我整整一天半，决定写一个博客记录一下。也希望养成记录错误的习惯，和大家一起
Vivado使用技巧（19）：使用Vivado Simulator
热门推荐
FPGADesigner的博客
08-21 1万+
Vivado Simulator基本操作 Vivado Simulator是一款硬件描述语言事件驱动的仿真器，支持功能仿真和时序仿真，支持VHDL、Verilog、SystemVerilog和混合语言仿真。点击运行仿真后，工具栏中显示了控制仿真过程的常用功能按钮： 这些控制功能依次是： Restart：从0时刻开始重新运行仿真； Run All：运行仿真一直到处理完所有event或遇...
Vivado解决仿真不出波形的问题（并行数据流转串行数据流）
qq_21952195的博客
11-21 2122
解决！
关于modelsim仿真波形不变化的原因
weixin_49574391的博客
07-22 847
在使用modelsim仿真计数器时波形不变化，原因是仿真文件编写时计数器设置过大，而仿真时间设置不长，导致计数器没有跑到最大值程序就停止了，导致波形没有变化。
Vivado仿真小技巧，让所有模块的波形都可以显示
qq_19919997的博客
03-15 8576
要观察任意模块的中间信号波形时，只需要把信号拖到波形界面中，波形就会自动显示。提高仿真效率。
DDS波形发生器设计与仿真-电气工程系统仿真实训报告
08-25
该文件为电气工程系统实训中的一个课题—DDS波形发生器设计与仿真，该仿真需要用到软件-Vivado。 DDS波形发生器一般由相位累加器、波形存储器、数模转换器及低通滤波器组成。最终可由D/A 转换器将数字信号转换成...
仿真波形的生成和显示
01-19
经过叠加后的仿真波形及波形显示的程序框图如图1所示，前面板如图2所示。该面板已经包括 基本函数发生器和高斯噪声波形中可调节的输入控件，以及仿真波形的显示控—测量结果波形图。 　图1 仿真波形及其波形显示 ...
fifo.zip_fifo_vivado fifo仿真_whichddo
09-23
在数字系统设计中，FIFO常用于解决数据传输速率不匹配问题，例如缓存数据、缓冲区或者作为两个模块之间的数据接口。 Vivado 16.4是Xilinx的集成设计环境，包含了设计、仿真、综合、实现、功耗分析等全流程工具。在...
vivado联合modelsim仿真.docx
04-10
Vivado和ModelSim的联合仿真是一种常用的FPGA设计验证方法，它结合了Vivado的集成开发环境和ModelSim的高性能仿真能力。通过这种方式，设计师可以更方便地进行设计调试，尤其在处理复杂的IP核和原语时，能够提高效率...
vivado工程修改代码后，工程仿真不更新，一直显示修改前的仿真问题（自己 尝试 有效）
qq_42726748的博客
09-03 6058
vivado RAM IP使用总结
Vivado 与 ModelSim联合仿真 在不关闭ModelSim的情况下更新仿真结果
weixin_56838558的博客
08-04 443
沿路径【\net12_ram_ctrl.sim\sim_1\behav\modelsim】找到【tb_net12_ram_ctrl_compile.do】，打开；返回ModelSim的Transcript窗口，先执行语句【do tb_net12_ram_ctrl_compile.do】再执行语句【do tb_net12_ram_ctrl_simulate.do】，即可；在项目工程文件目录下找到【net12_ram_ctrl.sim】，注释这条语句【quit -force】，改为【#quit -force】
【Vivado那些事儿】MicroBlaze最小系统搭建及程序固化
OpenFPGA的博客
08-26 3781
【Vivado那些事儿】MicroBlaze最小系统搭建及程序固化MicroBlaze是AMD-Xilinx提供的一个可以在FPGA中运行的嵌入式软核IP，其本质是一个32位RISC处理器软核，可以在150MHz时钟下，提供125 D-MIPS性能，具有运行速度快、占用资源少、可配置性强等优点。今天主要是搭建一个通用MicroBlaze最小系统+一个外设，最后固化程序到FPGA。整体难度★不到缩略...
vivado仿真时使用的代码与实际不一致的解决办法
liuxiaoxiao66的博客
06-04 1918
在使用仿真软件时经常会遇到实际需要时间较长，而仿真需要改写实际代码运行时间的问题，在vivado软件中找到了解决办法
vivado仿真波形
最新发布
chen666946的博客
10-03 6036
vivado如何调出仿真波形窗口、仿真波形窗口的手动调整、四种波形状态、观察仿真波形的作用、查看内部变量的仿真波形等。
Vivado ILA观察KHz低频信号
weixin_39615959的博客
07-05 3473
例如，要使用ILA观察一个100KHz的信号A，为了能让JTAG能正常显示出所抓信号的波形，通常要确保A信号所连接的ILA HUB频率是JTAG的2.5倍以上。但是，如果你在set up debug时，仅把信号A加进来的话，那么HUB的时钟也就一定是100KHz了，这时候当你用JTAG下载时，由于最低可选频率是125KHz以上，所以你就肯定抓不到信号波形了。 方法有两个： 手动修改XDC把HUB时钟设置为一个高频时钟 connect_debug_port dbg_hub/clk [get_nets &lt
vivado仿真添加新的信号需要重新仿真怎么设置添加监测变量不用重新仿真
qq_41869515的博客
03-28 1635
关闭simulation窗口（不是波形窗口），重新仿真才生效。
仿真时所有信号的波形都是高阻态或者一片空白怎么解决？
qq_38374491的博客
01-15 5416
今天在测试模块功能的时候出现这样的一个现象：我点击“Run simulation”，Vivado能够不报错，但是得到的结果确是所有的信号都是蓝色的，时钟也没有出现。我回头检查了好几遍，我的testbench，和之前写的没有差别，后面发现我只把Design source中我想要仿真的文件设置为顶层了，却忽略了simulation source中同样也需要将相应的文件设置为顶层。 这个现象之所以出现，是因为我的工程中有多个Design文件和多个simulation文件，如果我想对某一个文件单独跑仿真，就需要把相
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值