UVM——RAL模型运用之四（使用ralgen生成regmodel方法、部分枚举变量“_e“含义）

最新推荐文章于 2025-08-28 12:20:00 发布
最新推荐文章于 2025-08-28 12:20:00 发布
阅读量9.5k 收藏 62
点赞数 3
CC 4.0 BY-SA版权
分类专栏： UVM
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_46022434/article/details/105931068

文章目录

一、生成RAL model命令

  生成RAL model命令： ralgen [options] -t topname -I dir -uvm {filename.ralf}。ralgen是vcs工具的命令，输入对象是*.ralf文件，生成*.sv文件。.ralf文件可以通过excel表格生成。典型的寄存器表格文件如下。
在这里插入图片描述

  • -uvm —— 生成的代码基于UVM方法学
  • -t topname —— RALF文件中顶层模块的名称，生成的RAL model文件名称为ral_topname.sv
  • -I dir(注意是i的大写，不是L的小写；可选项) —— ralgen搜索源文件的可选目录列表
  • filename.ralf —— 包含Ralf描述的文件名。命令执行完毕后该文件会转换成目标ral_topname.sv文件

Options可选项包括有：（更多详情

了解本专栏 订阅专栏 解锁全文 超级会员免费看
UVM——RAL模型基础之一（相关层次、设计流程）
Mr.翟的博客
05-02 1万+
文章目录一、RAL设计流程二、RAL模型层次相关类三、RAL模型设计实现3.1.利用RAL generator（ralgen）将寄存器描述性文档生成UVM寄存器模型3.1.1.创建寄存器模型类（ralgen自动生成）3.1.2.将寄存器放入register block容器中，并加入到对应的Address Map3.2.创建RAL适配器（adapter）3.3.验证环境中实例化RAL模型并建立连接3...
UVM——RAL模型运用之二（前/后门访问、寄存器值跟踪方式）
Mr.翟的博客
05-10 6716
文章目录一、两种寄存器访问方式1.1.前门访问1.2. 后门访问1.2.1.访问前的地址映射1.2.2.后门访问1.3.前/后门访问的比较二、两种跟踪寄存器值的方法——prediction2.1.自动预测（auto prediction）2.2.显式预测 一、两种寄存器访问方式   利用寄存器模型可以更方便的对寄存器进行操作。两种访问寄存器的方式是前门访问（front-door）和后门访问（bac...
UVM寄存器模型(一) —— ralgen脚本
hh199203的博客
07-14 1万+
文章目录前言一、总结 前言 一、 hefei@ubuntu:~$ ralgen -full64 -h Usage: ====== ralgen -h ralgen -v ralgen -l <lang> [-gen_c] -t <top> -f <file> [-top_domain <domainname>] [-B|-gen_byte_addr] [-I <dir1>:...:<dirN>] [(-e|-ext_ud)]..
uvm_ralgen_ug_sp2.pdf
06-15
uvm_ralgen_ug_sp2.pdf
Vivado运行UVM并实现覆盖率提取
最新发布
weixin_44513618的博客
08-28 853
DUT是用Verilog写成的时序电路，而reference model则可以直接使用SystemVerilog高级语言的特性，同时还可以通过DPI等接口调用其他语言来完成与DUT相同的功能。功能覆盖率依赖于仿真定义，可见例程的adder_4_bit_coverage.sv中定义的覆盖率group，主要是各个变量按照数据位宽对所有情况的数据的覆盖。UVM运行run_test()方法时需要指定case，例程是通过xsim的选项指定的，因此自己创建的工程一定要添加这个。运行不同用例时，在其中实例化env即可。
ralgen使用说明
muyiwushui的博客
01-09 1695
ralgen使用说明
VCS的ralgen命令产生UVM寄存器模型
SummerXRT的博客
12-16 8126
文章目录前言一、寄存器描述表格二、生成 .ralf 寄存器文件2.1 field2.2 register2.3 register block2.4 system三、产生UVM寄存器模型 前言     在验证时，寄存器模型是必不可少的一个环境，且在项目中可能面临着需要不断更新迭代的需求。那么如何快速建立 UVM寄存器模型 呢？采用VCS ralgen脚本的主要步骤如下： 中心化的寄存器描述文件，如 ods、CSV、XML等； 根据寄存器描述文件产生ralgen需要的 .ralf 格式的寄存器文件； vcs的
UVM寄存器模型(二) —— ralf文件语法格式
热门推荐
hh199203的博客
07-14 1万+
在利用ralgen脚本生成uvm寄存器模型的过程中，ralgen需要加载一个ralf文件，这个文件按照一定的语法格式，记录了DUT中寄存器和memory的基本信息。本文主要介绍ralf文件的语法格式。RALF描述是一个Tcl 8.5文件。因此，可以使用循环和变量等编程构造来快速而简洁地构造大型寄存器集和内存定义。可以使用Tcl source命令来执行多个和分层注册规范管理。此外，还可以使用Tcl表达式来指定寄存器偏移值、基值和寄存器名称。
UVM——RAL模型运用之三（uvm_reg的访问方法介绍）
Mr.翟的博客
05-04 3325
文章目录一、寄存器的访问方法汇总二、以前门访问方式对方法进行说明2.1. uvm_reg_field的属性成员介绍2.2. configure()配置uvm_reg_field2.3. 方法——reset()/get()/set()/randomize()—操作期望值2.4. 方法——write()—写入DUT2.5. 方法——read()—读出DUT2.6. 方法——update()—写入DUT...
UVM——架构组件代码实例（七、高级、RAL模型运用）
Mr.翟的博客
06-20 1745
文章目录2.packet.sv3. packet_da_3.sv（数据约束包）4.packet_seq_lib_pkg.sv（基于packet包的sequence库（空的库））5.packet_sequence.sv（生产数据，导入packet_seq_lib库）6.reset_sequence.sv（重置sequence，使用不同的数据包）7.driver.sv（按照router协议驱动数据）8.iMonitor.sv（采集激励数据）9.oMonitor.sv（采集响应数据）10.input_agent_
探索UVM RALGen：SoC验证的加速引擎
gitblog_06628的博客
09-26 987
探索UVM RALGen：SoC验证的加速引擎 【下载地址】UVMRALGen用户指南SP2版本 UVM RALGen 用户指南 SP2 版本欢迎使用 **UVM RALGen用户指南**（SP2版本）！本指南专注于介绍UVM（Universal Verification Methodology）框架中的RALGen工具...
使用VCS的ralgen命令产生UVM的寄存器模型的操作步骤
m0_68791502的博客
03-31 1902
4.直接在terminal上 make genreg 便可产生寄存器模型文件，如需要修改文件内容，可以在gvim底部命令行中输入 ：%s/123/abc/g 命令，将文件中的123全部更改为abc。1.根据reg.csv(寄存器的SPEC)文件生成一个reg.ralf文件,这个文件有特定的脚本生成(我目前不会)，当然也可以自己手写(如果寄存器比较小)3.有reg.ralf文件之后，编写一个生成寄存器模型的Makefile文件。2.".ralf"文件的格式。
UVM验证平台搭建一：reg model 生成
MarchJan的博客
06-29 4334
UVM验证平台搭建一：reg model生成
极简UVM RAL示例(PART3--后门访问，PART4--内建ral sequence)
zt5169的博客
08-27 1033
极简UVM RAL , backdoor , built-in ral sequence
UVM糖果爱好者教程 - 16.寄存器访问方法
XtremeDV
06-19 6323
UVM的寄存器抽象层（RAL）提供了几种访问寄存器的方法。 这篇文章将解释寄存器访问方法的工作原理。 在Register Abstraction中，我们介绍了RAL的概述并解释了如何定义寄存器。 在这篇文章中，我们将介绍如何访问寄存器。uvm_reg_field的属性在深入了解寄存器访问方法之前，让我们看看如何存储寄存器值。 如寄存器抽象中所示，uvm_reg_field是表示寄存器的位的最低寄存...
对于uvm中regmodel自动生成的方法
abitnervous的博客
10-18 1640
学习
【UVM】ral_model 前门访问和后门访问
分享记录一下工作中遇到的相关知识
12-14 1683
(1) uvm_hdl_check_path(string path): 检测path指定的信号是否存在;(2) int。
[UVM]UVM Register Model之Backdoor Access模型构建
元直的博客
04-22 1308
本文介绍了UVM Register Model中Backdoor Access的构建方法。首先通过RALF文件定义寄存器结构，包括地址、位域和访问属性等。然后详细说明了如何通过继承uvm_reg_backdoor类来实现后门访问，包括常规寄存器和数组寄存器的读/写方法实现。对于层次化设计，文章展示了如何通过uvm_hdl_read/deposit接口实现跨模块访问，并说明了如何在reg_block中配置后门路径。这种后门访问方式可以绕过总线协议，直接访问硬件信号，在验证中提高效率。
[UVM] ral test 测项分析
lbt_dvshare的博客
07-20 3606
在module /chip 中要访问寄存器，就要用到ral model ,对寄存器的测试包含哪些内容呢？ 检测register复位值是否正确 检测寄存器的类型是否和ralf file中规定的一致 （RO/WR/W1C...） bit cross test(检测同一register 和不同register的bit之间是否有粘连 生成ral model ralgen -uvm-l ...
uvm 枚举变量action_e如恶化使用
08-12
在 UVM 中使用枚举变量是一种常见的做法，特别是在定义行为控制或状态管理时。枚举类型可以通过 `typedef enum` 来定义，并且可以与 UVM 的类和方法结合使用，以提高代码的可读性和维护性。 ### 定义枚举类型 在 UVM 中定义枚举类型时，通常使用 `typedef enum` 来创建一个类型别名，以便后续变量声明更加简洁。例如，可以定义一个名为 `action_e` 的枚举类型来表示不同的操作行为： ```systemverilog typedef enum { ACTION_NONE, ACTION_START, ACTION_STOP, ACTION_PAUSE, ACTION_RESUME } action_e; ``` 该枚举类型可以用于类的成员变量定义，或者作为函数参数传递，以控制对象的行为。 ### 在类中使用枚举变量 枚举变量可以在 UVM 类中作为成员变量使用，用于表示对象的当前状态或执行的操作。例如： ```systemverilog class my_component extends uvm_component; action_e current_action; function void build_phase(uvm_phase phase); current_action = ACTION_START; endfunction function void run_phase(uvm_phase phase); case(current_action) ACTION_START: `uvm_info("RUN", "Starting...", UVM_LOW) ACTION_STOP: `uvm_info("RUN", "Stopping...", UVM_LOW) default: `uvm_info("RUN", "Unknown action", UVM_LOW) endcase endfunction endclass ``` 在 `run_phase` 中通过 `case` 语句对 `current_action` 枚举变量进行判断，执行相应的操作。这种方式可以清晰地表达不同状态之间的逻辑关系。 ### 枚举与 UVM 资源管理 在 UVM 的资源管理中，枚举类型也常用于控制资源的行为。例如，在 `uvm_resource_types` 类中定义了多个枚举类型，用于设置资源的访问权限和优先级。其中 `override_e` 枚举用于表示资源的覆盖类型： ```systemverilog typedef enum override_t { TYPE_OVERRIDE = 2'b01, NAME_OVERRIDE = 2'b10 } override_e; ``` 这种定义方式可以增强代码的语义表达，使开发者能够更直观地理解资源的配置方式。 ### 使用枚举控制消息行为 在 UVM 中，消息的行为可以通过枚举常量进行控制。例如，`uvm_action_type` 枚举定义了一系列动作，用于控制消息的输出方式： ```systemverilog typedef enum { UVM_NO_ACTION = 'b000000, UVM_DISPLAY = 'b000001, UVM_LOG = 'b000010, UVM_COUNT = 'b000100, UVM_EXIT = 'b001000, UVM_CALL_HOOK = 'b010000, UVM_STOP = 'b100000 } uvm_action_type; ``` 这些枚举常量可以用于控制消息是否显示、是否记录到日志文件、是否触发退出等行为。通过将这些常量赋值给特定的变量，可以在运行时动态调整消息处理方式。 ### 示例：结合 UVM 使用枚举变量 以下是一个完整的示例，展示如何在 UVM 测试平台中使用枚举变量来控制事务的行为： ```systemverilog typedef enum { ACTION_NONE, ACTION_READ, ACTION_WRITE } transaction_action_e; class my_transaction extends uvm_sequence_item; transaction_action_e action; `uvm_object_utils_begin(my_transaction) `uvm_field_enum(transaction_action_e, action, UVM_ALL_ON) `uvm_object_utils_end function new(string name = "my_transaction"); super.new(name); endfunction function void do_print(uvm_printer printer); printer.print_enum("action", action.name()); endfunction endclass ``` 在这个示例中，`transaction_action_e` 枚举用于表示事务的操作类型，并通过 `do_print` 方法输出其名称，增强了调试信息的可读性。 ###
评论 8
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

SD.ZHAI

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值