vivado的DocNav学习；FPGA芯片外挂DDR个数

很喜欢链接2说的话，我在这复制作为学习共勉：

fpga作为一种器件，只是实现目的的一种方法，过度追求实现的技术细节(用hdl还是hls，用啥芯片，用啥接口)容易只见树木不见森林。工具软件的用法也好，器件的架构也好，语言孰优孰劣的争论也罢。工程应用里大概更多应该去考虑适合的实现方式，现在software define network/flash/xxx，已然大势所趋，算法是纲，纲举目张。是因为在实现上需要有流水线，多路并行，快速部署的目的所以考虑使用FPGA，而不是为了使用而使用。

不管实现目的的方法是FPGA还是DSP甚至是GPU，这些都是工具，工程师的核心竞争力除了在于熟练地掌握开发的技巧。更重要的在于信号与系统、数字信号处理、图像处理之类的让你了解算法、优化算法的基石；以及数字电路、微机原理、处理器体系结构这些让你了解为什么这些工具要这样设计，要这样发展的课程（系统学习一点体系结构，那么这些数据级并行、指令级并行、线程级并行的处理器就不再陌生了）工程师应该顶天（了解应用，了解算法）也应该立地（了解工具，掌握技巧）。

许多人觉得学校教的东西老土（还在讲8086、讲74LSxx），但是这些老土能流传至今就是因为它们经典，它们最朴素地阐明了这个行业所要解决的问题以及基本的思想。技术潮流千变万化，但是这几门核心的课程才是给你介绍了什么在指引着潮流。

开始正题：

本次文章初衷是为了完成老师布置的任务学习记录：Zynq UltraScale+ RFSOC系列的 xczu47dr的pl端是否可以外挂8片16位独立DDR4。

在下载vivado软件的时候，一般同时会下载DocNav这个软件。Vivado作为我们的使用工具，而DocNav则是可以说是作为应用工具强有力的使用字典。本次介绍只介绍我自己用到的，毕竟只是作为一个字典使用，没用到的暂时不去接触。

1. 目录视图：查一些IP核的资料（没有用到的暂时不了解）；

2. 设计中心视图：查一些芯片或是板卡的资料；

3. 可以根据需要选择我们要看的功能，√展示，空白隐藏；

4. 在使用vivado中的IP核，如果不知道引脚功能，可以通过4处直接去搜索我们要用的IP核名字，但是这里你需要在3中勾选出想要的功能，才能正常搜索到资料，例如图中勾选IP，然后搜索千兆网IP：1G/2.5G Ethernet PCS/PMA or SGMII；

5. 右侧是浏览记录；

补充：资料如果打开或不能使用，点击左上角up to data升级文档。

回到本次任务，采用Zynq UltraScale+ RFSOC系列的 xczu47dr的pl端外挂8片16位独立DDR4

1. 目标明确，直接去找对应的芯片系列资源Zynq UltraScale+ RFSOC；

2. 此系列的入门知识，介绍这个系列的基础知识，产品命名等（感兴趣可以去了解）；

3. 知识产权（无关紧要）；

4. 设计资源：主要看这个部分的第一栏用户指南和教程（User Guides and Tutorialsu）；

5. 本次设计主要看要求芯片是否满足外挂8片DDR4，只需看ZyngUltraScale+器件封装和引脚产品规格即可；

1. 打开文档后，找到xczu47dr系列的FPGA，在这里一共有两种封装引脚数，一个是1156（上），另一个为1517（下）；

2. 在设计DDR4接口的时候，应集中使用HP Bank；

现有PFGA采用的是1156引脚数，使用DDR4时候，只能外挂两个，采用1517时候，可以外挂的个数最多六个DDR4；使用的是笨方法，编完8个DDR4例程以后，直接对引脚进行选填，最后只能选16位DDR4引脚，差不多有6个DDR4；大家有什么好办法评论区交流。

补充：遇到相似设计DDR类似；如果有HP bank原理图的话，只需要数数引脚个数与以及设计所需多少位的DDR，计算一下即可判断可外挂多少个DDR。

记录美好问题，从小问题开始；💪

参考链接：

ddr4单颗粒最大_Zynq UltraScale +系列之“DDR4接口设计”_weixin_39520595的博客-CSDN博客

关于Xilinx Docnav 使用这些事 - 知乎 (zhihu.com)