Z7存储部分方案设计学习记录1

目录

一、简介

二、外接SDRAM DDR3特征

三、内存串口解决方案介绍

四、AXI4从机接口

---

一、简介

Z7 SDRAM外接DDR2、DDR3手册推荐设计学习记录。

二、外接SDRAM DDR3特征

1.外接DDR3组件接口宽度最高接纳72位

2.DDR3支持I/O电平1.5V，DDR3L支持I/O电平1.35V

3.支持x8与x16设备

4.DQ与DQS呈8：1比例支持

5.写与静止状态下自动disable DQ与DQS以降低I/O功耗（因此不使用时逻辑无需特殊控制）

等

DDR2由于不常用此处特征省略。

三、内存串口解决方案介绍

该方案自带AXI4从属接口，其包含三个模块，分别是user interface block用户使用界面、memory controller内存控制模块、physical layer物理层模块。

用户界面模块需要完成功能包含：1，将用户界面呈现；2，提供简单且用户友好的可替代本机接口（即完成用户界面设备与实际硬件之间接口互联）；3，完成缓冲区数据读取与写入；4，重读返回数据以匹配需求订单；5，呈现一个平面地址空间，并将其转为SDRAM所需寻址。

内存控制模块功能包含：1，接收用户设计要求；2，重新排序，以最小化停滞状态以获得最大化SDRAM性能；3，管理SDRAM排与列的设置；4，执行高级SDRAM管理，如刷新激活预充电等。

physical layer物理层模块：1，通过一个简单的接口与内存控制器块进行连接，并将信号转换为发送到SDRAM的实际信号，反之亦然；2，转换不同时钟域数据使之同步；3，初始化SDRAM；4，DDR3写升级；5，执行校准，以将捕获时钟与读取的数据集中对齐

四、AXI4从机接口

1.功能可选

2.AXI4_Lite接口支持ECC控制和状态寄存器

3.与控制器时钟速率1：1

4.接口数据宽度64、128、256和512可选，对应内存数据宽度8、16、32、64、72位（64位数据+8位ECC）

5.多控制器支持多达8个DDR3 SDRAM控制器。