分享一下使用锁相环输出时钟信号的方法!
我使用的是vivado软件,首先点击打开IP核
出现IP catalog,找到FPGA features and design,点击clocking,点击clocking wizard
PS:鼠标右键Name,点击Auto resize all columns可以显示全称
修改名称为PLL
修改输入频率
点击output clock修改输出频率
下拉取消reset选项,左边示意图变成:
点击ok
点击Generate
创建PLL完成
Ps:勾选clk_out可以得到多输出
至此,我们就创建了一个输出为25Mhz的时钟啦~