ARM时钟配置之设置锁相环

最新推荐文章于 2023-10-10 22:38:19 发布
最新推荐文章于 2023-10-10 22:38:19 发布
阅读量843 收藏
点赞数
分类专栏： ARM
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_34706280/article/details/76782466
版权
本文探讨了ARM处理器中MPLL配置寄存器的使用，重点在于如何设置锁相环以达到合适的MPLLout频率。根据官方datasheet，推荐的参数值用于确保频率在40 ~ 1600MHz范围内。计算公式为FOUT = (m x fin) / (p x 2S)，其中m、p、s和fin各有特定取值范围，避免将PDIV或MDIV设为全零以防止问题。
摘要由CSDN通过智能技术生成

MPLL configuration register（主锁相环配置寄存器）

MPLLCON

位

描述

初始值

RESERVED

[31:26]

-

0x00

MPLLEN_STOP

[25]

 

0

ONOFF

[24]

 

1

MDIV

[23:14]

 

0x215

RESERVED

[13:11]

-

0x0</
最低0.47元/天 解锁文章
文质彬彬online
关注
专栏目录
LMX2592 LMX2582 锁相环 PLL 配置寄存器头文件
06-26
对LMX2592这个器件的寄存器进行了定义，方便开发调用，有中文注释，该头文件也可用于定义LMX2582,只需对频率范围进行简单修改。
ARM芯片时钟体系
嵌入式与人工智能
09-02 1534
ARM芯片时钟体系ARM芯片时钟体系来源 ARM芯片时钟体系 目标： 　　1、了解S3C2440的时钟体系结构 　　2、掌握通过设置MPLL改变系统时钟的方法 一、S3C2440的时钟体系结构 什么是时钟体系？ 　　ARM的时钟系统包括4部分，分为晶体振荡器、唤醒定时器、锁相环（PLL）和VPB分频器，是一种电路。 　　时钟系统有什么作用？ 时钟是嵌入式系统的脉搏，处理器内核在时钟驱动下完成指令执行，状态变换等动作。 外设部件在时钟的驱动下完成各种工作，比如串口数据的发送、A/D转换、定时器计数等等。 时钟
关于030锁相环PLL时钟
qq_36658033的博客
05-12 586
最初是用库函数的RCC_GetClocksFreq(& RCC_Clocks1);这个函数来获取频率数据的；是的这个很好用；得到的数据如下；弊端：但是这个是有弊端的，因为这个测量的依据是按照寄存器的配置位来计算的；比如定性的认为外部输入时8m。如果外部时钟是12m，经过PLL时钟就错误了大了；结果：用了这个函数计算出来的是sysclk频率48M。当初以为没错，其实错大了；计算。
基础知识~ 锁相环 PLL、同步时钟 、同步电路/异步电路、FPGA、IC、关键路径
qq_40549426的博客
05-28 5404
锁相环 PLL （ Phase Locked Loop） PLL 的英文全称是 Phase Locked Loop，即锁相环，是一种反馈控制电路。锁相环作为一种反馈控制电路，其特点是利用外部输入的参考信号控制环路内部震荡信号的频率和相位。因为锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 什么叫 FPGA FPGA
晶振、时钟信号、锁相环、分频器
Ideal__Lee的博客
01-29 2447
&amp;lt;link rel=&quot;stylesheet&quot; href=&quot;https://csdnimg.cn/release/phoenix/template/css/ck_htmledit_views-f1a9c33fcd.css&quot;&amp;gt; &amp;lt;div class=&quot;htmledit_views&quot; id=&
GD32时钟配置代码学习工程
07-25
这个“GD32时钟配置代码学习工程”提供了一个实例，帮助开发者理解并实践如何在GD32F330芯片上进行时钟系统的设置和优化。下面将详细阐述涉及的知识点。 1. **GD32F330系列MCU概述**：GD32F330是GD32微控制器家族中...
ARM嵌入式开发--STM32时钟设置
07-19
ARM嵌入式开发中，STM32微控制器的时钟设置是一个重要环节，它影响到整个系统的运行效率和稳定性。传统的单片机设计中，时钟速度通常由外部晶振或内部RC振荡电路决定，并且是固定不变的。然而，随着ARM架构的出现，...
STM32F4时钟配置软件.zip
02-16
用户可以通过图形界面选择不同的时钟源、设置倍频因子、启用或禁用外设时钟，工具会自动生成相应的配置代码，简化了开发流程。 总结来说，STM32F4时钟配置涉及到选择合适的时钟源、使用PLL进行频率提升、构建合理的...
BH_103TEMP_everyoneiek_STM时钟配置_
09-29
在实际开发中，开发者通常会使用HAL（Hardware Abstraction Layer）或LL（Low Layer）库来简化STM32的时钟配置、GPIO和中断设置。HAL库提供了面向对象的API，易于理解和使用；而LL库则更接近底层硬件，适合对性能有...
ARM9嵌入式Linux开发-系统时钟和定时器
03-29
在ARM9处理器中，通常由晶振和PLL（锁相环）组成，提供不同频率的时钟信号给CPU和其他外设。 定时器则是基于系统时钟的硬件设备，能够定期产生中断，用于执行特定的任务，如任务调度、计数或延迟等。在ARM9架构中，...
锁相环PLL背景意义，原理，介绍，应用
最新发布
Mao_Sir的博客
10-10 9993
锁相环Phase-Locked Loop
i.MX - RT1052时钟及锁相环（PLL）分析
夏沫的杂物间
08-08 1964
写在前面： 本文章旨在总结备份、方便以后查询，由于是个人总结，如有不对，欢迎指正；另外，内容大部分来自网络、书籍、和各类手册，如若侵权请告知，马上删帖致歉。 目录时钟树PLL 锁相环ARM PLL (PLL1)System PLL (PLL2)USB1 PLL (PLL3)Audio PLL (PLL4)Video PLL (PLL5)Ethernet PLL (PLL6)USB2 PLL (PLL7)时钟频率参考 时钟树 RT1052的时钟分配图是长这样子的： PLL 锁相环 在这个芯片中有
锁相环倍频小结
mu_guang_的博客
09-21 9158
文章目录1. 锁相环(PLL)1.1 PLL与倍频器2. 压控震荡器3. 倍频器的种类4. 举例 1. 锁相环(PLL) 原理：锁相环是一种利用反馈控制原理实现相位和频率同步的技术，一般由鉴相器，滤波器，压控震荡器和分频器构成，它的作用是将电路输出的时钟与其外部的参考时钟保持同步。 应用：在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(
quartus利用锁相环产生时钟_锁相环（PLL）的IP核调取及应用详解
weixin_39991148的博客
01-17 1792
写在前面的话梦翼师兄经常告诉大家，FPGA最明显的优势就是它的速度。那么本节，梦翼师兄和大家一起来学习FPGA片内时钟管理单元PLL(锁相环)的应用。利用锁相环，我们可以在一个很宽广的范围内实现任意的分频和倍频。使用锁相环，可以有效的减少我们在时钟发生部分的代码量，同时更重要的，利用锁相环的“全局时钟树”，可以保证很好的时钟质量。项目需求我们使用锁相环生成两路时钟，一路为25MHz，另外一路为10...
【ARM自学笔记】ARM7时钟简述及配置
qq_45628620的博客
01-29 1660
简述 所使用的芯片为NXP的I.MX6U。 硬件分析 原理图如下： 分为两个来源： 32.768KHz晶振（I.MX6U的RTC时钟源） 24MHz晶振（I.MX6U内核和外设的时钟源） 流程分析 PLL时时钟源 PLL（锁相环）： 锁相回路（PLL:Phase-lockedloops）是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相回路会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步
使用锁相环输出时钟信号
居安士的博客
01-23 1477
PFGA使用锁相环输出时钟信号
EP3C40的时钟管脚分类和锁相环(PLL)
u012923751的博客
03-09 1276
我们还可以在图中看到GCLK，这个就是全局时钟数，它的概念很重要，全局时钟数就是一个网络，它能为FPGA内部的所有资源提供时钟信号，为什么要它来运作时钟信号呢？一句话，它能保证到达各种资源的时钟沿同步，skew非常小。上图中我们还可以看出，EP3C40包含了四个锁相环(PLL),锁相环支持单端的时钟输入和差分的时钟输入两种输入方式，值得注意的是，只有使用专用的时钟输入管脚的时钟信号才能驱动锁相环。...
quartus利用锁相环产生时钟_一种快速位同步时钟提取方案及实现
weixin_35032861的博客
01-17 1755
首页>技术文库>一种快速位同步时钟提取方案及实现一种快速位同步时钟提取方案及实现时间：2008-02-19 16:10:00来源：“实现位同步的方法很多，本文讨论的是一种提取位同步信号的新型设计方案。该设计在Quartus II下调试通过并在实践中得到应用。实践证明这种方法可以用很少的FPGA资源实现位同步的目的，并具有很高的稳定性和可靠性。”引言在数字通信系统中，...
读书笔记| （二）ARM9 嵌入式学习：代码 & 原理篇
rh_Jameson的博客
03-20 497
读书笔记| ARM9 嵌入式学习1. 启动代码1.1 功能：ARM处理器初始化 硬件初始化 程序代码的搬移 程序为C，硬件无法识别，须初始化程序运行环境 1.2 代码实现流程步骤 建立异常中断向量表硬件固有的向量表，硬件实现，简单跳转 软件设定的向量表，进一步确定中断源 初始化各模式的堆栈 初始化硬件 关闭看门狗 屏蔽所有中断 初始化pll和系统时钟 初始化存储系统（SDRAM…） 对存储器控制
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值