JESD204B简介（二）-------时钟篇

2006年初由JEDEC委员会初次发布JESD204接口协议，2008年改版为JESD204A，JESD204A接口协议开始支持多路串行通道传输，2011年8月再改版为当前最新版本JESD204B接口协议。表1为三种JESD204性能对比。
表1为三种JESD204性能对比
由于JESD204B接口和常规接口相比不需要随路时钟线，采用CDR技术从数据流中恢复时钟， 不需要链路对齐，通过利用控制字符使链路得到正确同步和监控，从而实现链路对齐。这种技术优势就是设计更加简单了，但是增加了同步系统中获取确定性延迟的难度。子类1引入了一个外部参考时钟SYSREF，该参考时钟为采样时序提供了一个系统级的基准。其中整体的连接与应用框图如图1所示。时钟关系的梳理和匹配是JESD204B同步的关键，这里进行相关的介绍。

图1 JESD204B应用框图

图2 时钟关系图
表2 各参数含义与定义

为了更容易理解每个参数，这里对表2中参数进行解释：
M表示单片芯片上转换器的个数。 N表示转换器的分辨率。 比如一个4通道16位的ADC器件，M为4，N为16。N’ 定位为word 长度。S（samples）表示每一个转换器每一侦中的采样次数，一般情况下，S都是1， S必须是整数。L(Lanes)。F（number of octets transmitted per frame）是1帧数据在每条LANE传输多少个字节的意思，如果1帧包含4个字节的数据，并且，一共4条LANE，可以得到F的值为1。C是插值系数的意思，如果为1，表示没有插值，为2表示2倍插值。R是sysref时钟和多帧频率的关系，就是一个sysref clock可以发R个multi frame。K是指multi frame包含多少个frame。

时钟关系图讲述了各个时钟的关系，箭头的方向表示乘法，反向则表示除法。例如sample_clock乘以C，就能得到conversion_clock；sample_clock除以S，就得到frame_clock。对应参数的表述如表2所示，是以多帧时钟为基准进行运算的。在进行时钟关系梳理时，可对照图2和表2进行相关的运算。

以上文章为千有科技专有，未经允许，不允许转发或者用于商用，否则将追责。