达芬奇PRO板的FPGA功能学习笔记（一）

已于 2022-03-11 22:21:48 修改
阅读量1.6k 收藏 1
点赞数
文章标签： fpga开发 学习
于 2022-03-11 22:03:15 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_46757092/article/details/123435075
版权

达芬奇PRO板的FPGA功能学习笔记（一）
从编译到实现需要五个步骤：
1.写代码（verilog语言）
2.综合分析
3.写约束文件
约束文件主要是定义接口，命令第一个关键字代表命令的名称，其后的每个字段都是该命令的参数列表
例如：set_property（命令名称） -dict（参数） {PACKAGE_PIN R4（引脚定义） IOSTANDARD LVCOMS15（IO口电压标准）} [get_ports sys_clk]（确定约束所附加的引脚）
4.设计实现
5.下载比特流
需要注意的几个点：
1.要在设计前把板子的型号核对好
2.设计实现之后的时序要学会核对
3.发现设计实现完不对之后删除，从新走一遍流程

ERROR: [Labtools 27-3303] Incorrect bitstream assigned to device. Bitfile is incompatible for this device.
该错误是因为最开始板子的型号没选对导致的，在setting中可以更改

FPGA 学习笔记：Verilog 实现LED流水灯控制
坚韧与专注
08-27 4946
FPGA 学习笔记：Verilog 实现LED流水灯控制
FPGA 学习笔记：解决FPGA程序固化重新上电程序不运行的问题
坚韧与专注
10-02 1万+
FPGA 学习笔记：解决FPGA程序固化重新上电程序不运行的问题
【FPGA学习笔记02】按键控制LED灯
咸鱼瘫
03-21 1133
按键控制LED灯
达芬奇pro核心板QSPI Flash读数据实验
Cheng9730的博客
09-28 2160
达芬奇pro核心板QSPI Flash数据读取
达芬奇pro的FPGA学习笔记4--LED闪烁(500ms灯1亮，500ms灯2亮)
qq_41735476的博客
06-05 928
达芬奇pro的FPGA学习笔记4--LED闪烁(500ms灯1亮，500ms灯2亮)
达芬奇pro的FPGA学习笔记0--对自己想说的话以及之后的项目规划
qq_41735476的博客
05-26 664
一直想对自己说些心里话。
FPGA拾忆_（7）：正点原子达芬奇pro板载资源与开发流程
weixin_50573305的博客
03-23 1124
在 FPGA 开发的过程中会产生很多不同功能的文件，为了方便随时查找到对应文件，所以在开始开发设计之前，第一个需要考虑的问题是工程内部各种文件的管理。1）开发过程中使用的辅助文档文件，比如一些器件的时序说明文件，绘图软件绘制的波形图文件等，该类文件存放的文件夹我们命名为 doc；4）仿真工程与仿真文件，（比如用modelsim仿真时产生的各种文件）该类文件存放的文件夹我们命名为 sim；3）开发过程中的 RTL 代码文件（各种模块代码），该类文件存放的文件夹我们命名为 rtl；
达芬奇pro的FPGA学习笔记1--创建vivado工程
qq_41735476的博客
06-03 798
达芬奇Pro的FPGA的学习笔记1----创建vivado工程
【FPGA学习笔记01】点灯之流水灯
咸鱼瘫
03-21 711
FPGA编写流水灯
FPGA-ip核学习笔记：FIFO
lanzhishao的博客
03-10 1054
FPGA-ip核学习笔记：FIFOFIFOFIFO的时钟FIFO写入模块代码解析 根据达芬奇pro的指导书写的一些学习笔记，方便后续查阅复习。 FIFO FIFO 的英文全称是 First In First Out，即先进先出。FPGA 使用的 FIFO 一般指的是对数据的存储具有先 进先出特性的一个缓存器，常被用于数据的缓存，或者高速异步数据的交互也即所谓的跨时钟域信号传递。 RAM和ROM可以在外部设定地址线，选择需要读写的位置，但是FIFO只能采取顺序写入数据的方式。 FIFO的时钟 FIFO分为同步
innostor银灿u盘拷贝加速v1.0.0.4.zip
09-03
软件介绍: AI-Copying Boost 1.0.0.4只适合innostor的U盘加速。开启加速后可以加快PC和U盘间的文件拷贝速度，提高U盘的读写速度。注意：仅支持innostor的U盘，其他主控的不支持。
达芬奇PRO板的FPGA功能学习笔记（二）
weixin_46757092的博客
03-22 1279
实例化调试探针流程： 1.点击“Flow Navigator”下面的 IP catalog，搜索ILA，并双击打开； 2.在弹出的窗口customize IP中有两个子页面：General options 和probe_ports(0…0)； 3.General options 的设置，number of probes一栏中设置需要的探针数量；sample data depth用于设置采样深度（数值越大，小号的RAM资源越多）； 4.probe_ports(0…0)设置每个探针的参数，一般只需要设置探针宽度
[Labtools 27-3303] Incorrect bitstream assigned to device. Bitfile is incompatible for this device.
qq_17743307的博客
09-20 1万+
FPGA vivado中报错，无法烧录bit [Labtools 27-3303] Incorrect bitstream assigned to device. Bitfile is incompatible for this device. 原因是板卡型号不对，在Setting中选择新的板卡型号，是否改变sys,可以选择否，重新生成Bit即可。 ...
bitstreams文件生成失败：Incorrect bitstream assigned to device.Bitfile is incompatible for this device
qiuzy__的博客
09-22 2067
vivado:生成bitstreams文件报错：incorrect bitstream assigned to device.Bitfile is incompatible for this device
FPAGA学习~问题记录
豆瓣闷蒸五花肉坨坨的博客
11-07 1115
FPGA常见问题记录
WARNING: [Labtools 27-3413] vivado报错调试界面无信号无波形解决方法
热门推荐
nature_forest的博客
03-02 3万+
vivado----fpga硬件调试 (五) ----找不到ila核问题及解决，WARNING: [Labtools 27-3413]
vcu118 pcie 固化程序注意事项
altair12345的博客
12-25 5860
1.生成bitstream 右键Generate Bitstream选择Bitstream Settings     2.连接板子，安装JTAG驱动，成功后如图   3.MCS文件的生成 点击Open Target，选择Auto Connect   成功连接后如图所示   点击Program Device下载验证Bit文件   向路径中添加bit文...
vivado报错总结
qq_57320111的博客
11-24 8880
vivado报错总结
使用vivado出现的常见错误
qq_61648136的博客
03-19 8235
就是我自己添加的，实际什么作用都没有起到，但是可以排除这个错误，保证最后的正常运行，这也是我百度的，具体为什么非得添加一个这个output才可以正常我也没有深究。将文件保存到和.xdc同目录下，然后在Project manager——Settings中设置如下，重新编译即可。这个问题是由于顶层文件没有输出接口信号导致的，只需要添加一个测试接口信号，就可以消除报错。一般打开和你自己电脑安装的不是同一个版本的工程时，会出现以下错误。这个直接在vivado中选择正确的板子型号就好。
FPGA达芬奇pro教程
最新发布
01-13
### 关于FPGA达芬奇Pro教程 #### FPGA达芬奇Pro简介 达芬奇Pro是一款专为深入研究和开发FPGA应用而设计的平台，适合用于验证自定义RISC-V处理器的设计和其他复杂逻辑电路。此板支持Vivado 2019.2作为其主要IDE环境，在Windows 11操作系统下能够顺利创建工程项目并完成配置过程[^1]。 #### Vivado工程建立流程 为了启动基于达芬奇Pro的新项目，需按照如下指南操作： - 使用指定版本(Vivado 2019.2)，确保兼容性和稳定性； - 配置目标设备参数匹配达芬奇Pro板载资源； - 完成初始设置向导后保存新建的工作空间； 通过上述步骤可成功构建适用于该特定硬件平台的基础框架。 #### 解决程序固化问题的方法 当遇到将代码存储至SPI Flash后再次加电无法正常工作的状况时，可能是因为固化的比特流未能正确加载或存在其他潜在错误。针对此类情况建议采取以下措施来排查原因： - 检查连接线缆是否牢固可靠； - 确认所使用的Flash驱动器与官方推荐一致； - 尝试清除现有数据再重试编程动作——即先执行一次完整的擦除命令[^4]； 如果以上方法仍不能解决问题，则应进一步审查具体的实现细节和技术文档说明[^2]。 #### RISC-V内核的选择与发展方向 对于有兴趣探索定制化CPU架构的人来说，TinyRISCV提供了一个极佳起点。尽管它体积小巧简单易懂，却涵盖了标准指令集体系结构所需的核心组件[^3]。因此非常适合初学者入门学习以及后续更复杂的SoC集成实践。 ```python # Python伪代码示例展示如何初始化一个简单的RISC-V CPU模拟器 class SimpleRV32ICore: def __init__(self): self.registers = [0]*32 # 初始化寄存器文件 def execute(self, instruction): opcode = (instruction & 0x7f) >> 0 funct3 = (instruction & 0x7000) >> 12 rs1 = ((instruction>>15)&0x1f) rd =((instruction>>7 )&0x1f) if opcode==0b0110011 and funct3 == 0: # ADD operation example operand_a=self.registers[rs1] imm=instruction&(0xfff) result=(operand_a+imm)%pow(2,32) self.registers[rd]=result core = SimpleRV32ICore() print("Executing a simple addition...") core.execute(int('0000000_00001_000__00001___0110011',2)) ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值