- 博客(7)
- 收藏
- 关注
RSS订阅原创 DFT Scan 分频时钟的处理
为了使coverage 不丢失，可以将分频电路内部 以及驱动的寄存器都上chain. 这就要保证在scan的时候，它们的clock 都是可控的，来自scan clock.在DC 测试时，一般选用的是shift clock的一个pulse作为capture pulse, 它们上chain可以正常工作。对于AC测试时，要保证 分频器内部以及驱动的寄存器的clock都是sign-off的最高 频率。
2024-03-31 22:08:27
189
1
原创 DFT ATPG test coverage 分析与提高-- nonscan/cdc/constraint
DFT ATPG test coverage non-scan/cdc/constraint导致的coverage loss 以及提高方式
2024-03-21 23:53:14
783
原创 DFT ATPG test coverage 分析与提高-- ICG 相关逻辑测试
ICG 的工作原理、dft 控制电路，以及对ICG 前面逻辑的scan 测试过程
2024-03-21 00:18:39
802
原创 DFT ATPG test coverage 分析与提高--2
Test compression 导致的ATPG test coverage 损失
2024-03-19 17:39:06
609
DFT中基于Tessent 插入TDR
在DFT 中设计中，需要插入TDR 进行相关控制。 利用Tessent基于IJTAG 实现TDR的插入、控制等。除了文档外，还有相关的testcase
2024-05-12
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人