为什么 Intest Extest mode
现在对于一些大型的SoC 芯片,在设计过程中,强调的是一个hierarchical的设计思路,也可以成为bottom-up的设计。之所以采用这种方式,是因为芯片太大需要太多的memory、降低run-time。分而治之的方式可以加快芯片设计流程。当然也有缺点,需要更多的license、更多的工程师,但是大型芯片设计公司,不差钱。
那对于DFT scan/atpg 来说, 也是同样的考虑。 从而大部分的工作还是基于IP/block level, 另外一部分是基于整个chip. IP level 内部的电路测试称为intest, IP 与IP 之间的测试称为extest (这个时候)。 图一为Intest 模式,图二为Extest 模式。箭头表示测试过程的数据流
图一
图二
ps: 详情