DFT ATPG test coverage 分析与提高-- ICG 相关逻辑测试

   ICG

         门控时钟在低功耗设计中大量使用，而门控时钟单元大部分function设计、综合时选择专门的标准单元，我们通常称为ICG (Intergated clock gater).  常见的ICG cell 如下所示：

其中Pre-latch clock gater 应用相对广泛，其中TE pin 与FE pin (不同的工艺库pin name 会有区别，但内部结构类似) 分别作为DFT 控制和function 控制，它们的关系是 OR 的关系，即只要有一个pin 为1，门控时钟单元就可打开。

       ICG dft 控制逻辑

        在做scan 测试时，分shift/capture， shift 的时候时钟必须打开保证scan chain 能够正常trace，为此常有dft 控制逻辑接管 TE pin ；capture 时可以打开、可以关闭，基于工具对电路的认识推相关pattern。 为此常见的电路如下：

其中寄存器+mux 构成的是普通的scan cell 类型，需要上scan chain, 右侧的 或门、mux以及TDR 相关作用，输出pin 连接 ICG 的TE pin.  该dft 控制电路可以保证在shift 的时候ICG 是打通的，要么两个TD