DFT ATPG test coverage 分析与提高--2

        在跑ATPG 时 try flow/分析coverage时，一般会跑EDT & Bypass Mode ATPG，当然最终测试的pattern 还是选择压缩pattern。 多个mode ATPG都跑时可以通过对比去debug Test Coverage.

压缩比高导致的coverage loss

       任何压缩都有失真的比例，相对于DFT 测试来说，失真即test coverage 损失。虽然说业界常用的Mentor的架构 EDT 逻辑做得很好了，但对于一些特殊的电路、复杂的电路，如果留的scan IO 特别少 或者scan chain 特别多的话，还是会有损失。正如前面所说，UD.EDT 类型的fault 也能反映出来。解决的方式也显而易见，增加scan IO的数量或者是降低scan chain的数量变相的增长scan chain, 带来的缺陷也很明显，IO资源的负担或者测试成本的增加。相对来说，大部分的scan IO 都是复用function IO 的，很少专门为scan 留IO. 在评估增加多少个scan IO 时，可以使用 analyze_compression命令分析。

Tdf ATPG 模式下的 EDT coverage 损失

1. 在 ATPG capture cycles时, EDT logic (LFSR) 会将X 驱动到scan chain
2. 对于普通的scan cell不会导致问题，因为这个时候是通过D pin capture
3. 但是对于wrapper chain capture 时 会产生问题:
   1. Intest mode: input wrapper 通过SI传输数据
   2. Extest mode: output wrapper chains通过SI传输数据
   3. 仅仅 第一个flop 受到影响
4. 对于于 2+ cycle SA 或者 TDF ATPG 产生影响
   1. 影响第一个wrapper 相关的fault
   2. Coverage 影响取决于 fanout logic
   3. 会导致bypass 与edt coverage gap

可以在chain 首加pipeline 阻断X的传输