电容自谐振电路与滤波电路中的使用

weixin_47080551

已于 2023-06-01 22:57:17 修改

阅读量470

点赞数 1

文章标签：硬件工程嵌入式硬件

于 2023-06-01 22:56:16 首次发布

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/weixin_47080551/article/details/130996859

版权

本文探讨了电容自谐振现象及其在实际电路中的影响，包括串联RLC谐振电路的形成及电容的选择。同时，分析了电容器并联时的特性变化，指出并联RLC谐振电路可能导致阻抗增大或减小的情况，为电容应用提供指导。

摘要由CSDN通过智能技术生成

以下为个人学习感悟，如有问题欢迎指正。

1、电容自谐振

在理想情况下，电容不存在其他寄生参数，电容容值越大，容抗越小，滤波效果越好。

在实际情况下，电容由于引线等因素，存在寄生电感（ESL），寄生电阻（ESR）等参数，会形成以下模型：

此时该电路形成了串联RLC谐振电路，于是产生电容器的串联自谐振，对于串联RLC谐振电路，串联回路的总阻抗为

$Z = R +jX$

其中电抗部分

$X = wL - \frac{1}{wC}$

当信号达到谐振频率时，即 $wL = \frac{1}{wC}$ 时，电抗为0，此时电路只有纯组性，阻抗最小。

随着频率继续不断升高，电抗开始增加，ESL的副作用愈加明显，会使整个串联RLC电路阻抗开始上升，

最低0.47元/天解锁文章

weixin_47080551

关注

1
点赞
踩
2

收藏

觉得还不错? 一键收藏
0
评论
电容自谐振电路与滤波电路中的使用

当不同容值电容器并联时，并联电容的阻抗曲线并不是两个电容器阻抗曲线的叠加，列如1uf与100pf电容器进行并联使用时，由于两者单独的谐振频率有一定差值，就会导致在两谐振频率中间部分时，1uf电容已经呈现感性，电抗不断增大，100pf电容器还呈现容性，两并联电容器之间反而会形成简单并联RLC谐振电路，该并联RLC谐振电路的特征即为在谐振频率部分阻抗最大，随后随着100pf的谐振频率到来，两电容器并联阻抗又会减小。对于插件电容和贴片电容，由于插件电容引线的存在，同容值下插件电容的谐振频率要低于贴片电容。
复制链接

扫一扫

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。