cadence版图——器件的匹配

非理想特性

原理图上完全相同的两个元器件，在实际生产中由于PVT： process & voltage & tempreture 的影响，导致匹配的元器件会有差别，影响的因素主要有如下：

1. 阱偏效应 well proximity effects

由于阱偏效应的存在，导致阱内的浓度不一致，导致阱内器件的阈值电压不同，为避免阱偏效应带来的影响，尽量让器件远离阱边缘；

2. 多晶硅临近效应 poly proximity effects

由于多晶硅刻蚀时，多晶硅布置的不同，会影响刻蚀速度，导致多晶硅的宽长比不同；为避免这种问题，可以通过Dummy 多晶硅来解决；

3. 金属覆盖晶体管 Metal over transistor

加工的热退火工艺会释放氢气，如果晶体管上方没有金属，则氢气可以正常释放；若上方有金属，则氢气无法正常释放，导致两个晶体管不同；为避免这种情况，匹配的晶体管需要有相同的金属；

4. 非对称性

由于隧道效应的存在，为避免隧道效应，离子注入的入射角不能垂直；不垂直注入时，导致有阴影区域的存在；最终导致源漏不对称；

解决方案：

• 将MOS管做成插指状；
• 保证一对匹配晶体管的摆放方向一致；

5. 梯度 Gradients

解决方案：

• 将匹配的器件放置近一些，减少梯度的影响；
• 共轴心 & 共质心的布局方法；
  
  常用的摆放方法如下：
  
  拆解的越细，抗梯度的能力越强，但缺点是连线变复杂，寄生效应增加；常见的拆解方法如下：
  

Dummy device

两边的Dummy Device 需要源漏短接，Dummy Device 不可以工作；

导线匹配

匹配原则

1. 电容匹配原则

• 使用相同的几何形状；
• 使用大的子单元电容，为了降低边缘效应；
• 子单元采用共质心的布局方式，为了抑制梯度影响；
• 在边缘使用Dummy 电容，降低边缘影响；
• 使用屏蔽处理，减少其他位置的干扰 & 耦合；一般电容的下方画出一块N阱，并接固定电位；
• 考虑导线匹配，主要因为寄生参数的影响；
• 在电容上不要穿过导线；
• 电容要放置在低应力区域；
• 电容要远离功率器件；

2. 电阻匹配原则

• 电阻使用相同材料（阱掺杂，多晶硅等）；电容中未提及此项，因为一种工艺中，一般只使用一种电容结构；而电阻可以存着多种；
• 相同的几何形状 & 摆放方向；
• 近距离放置；为了减小梯度影响；
• 使用Dummy；
• 电容要放置在低应力区域；
• 电容要远离功率器件；
• 使用屏蔽；

3. 匹配原则：

• 匹配的元器件要放置的很近；
• 匹配的元器件方向一致；
• 选择中等的子单元
• 采用插指状（finger）共轴心的方式；
• 使用Dummy包裹核心元器件；
• 共质心；
• 匹配连线；
• 保证有所元器件均具有对称性；
• 匹配器件尽量做大，因为大的器件，偏差百分比相对变小；但也不能太大，因为功耗会增加；

例子

左侧：8个共轴晶体管；连线使用M1 & Poly; 共质心排布；
右侧：采用插指状；