HDLbits--Exams/ece241 2014 q3

四选一多路选择器 -->利用真值表确定表达式--> f=a'b'(d+c)+ab'd'+abcd

a'b' =00   ab'=10......

-->根据表达式写模块内部的信号

module top_module (
    input c,
    input d,
    output [3:0] mux_in
); 
    
    assign mux_in[0]= d|c;
    assign mux_in[2] = ~d;
    assign mux_in[1] = 0;
    assign mux_in[3] = c&d;
    

endmodule