VSTAR教程（二）系统运行后监控事件运行并查看观测信号波形

 

上一讲配置好VSTAR IP到工程的软连接以后，就可以在vivado重新生成插入VSTAR IP 后的bit流文件下载到FPGA开发板上，从而进一步监控和观测。

一、启动 Vivado 进行合成和实现

1. 打开 Vivado 中的示例项目。

• 根据VSTAR_DUT，确认已添加VSTAR IP（ i_VSTAR_TOP） 。
• 请保持 VSTAR 打开状态。

2. 综合和实现完成后，将比特流写入目标FPGA。

• FPGA 工作后，关闭 Vivado 项目。

二、打开 VSTAR 上的调试窗口

1. 单击"调试窗口" 按钮。

 

 

 

2. 打开调试窗口并通过JTAG连接到FPGA。

 

 

 

3. 左下角状态栏显示" JTAG connected  sucessfully!! "，表示VSTAR GUI 通过 JTAG 成功连接到 FPGA 内的 VSTAR  IP。

• 当信号指针配置更改后使用未更新的工程代码将会显示连接失败。

 

 

 

三、VSTAR IP 开始 工作

1. 最初，FPGA 中的 VSTAR IP 是停止状态。
2. 单击"Start Capture"按钮，VSTAR IP 将开始 工作。