HongkeFPGA的博客

HLS高级综合能够实现软体代码的硬件加速，主要是因为其对代码中的循环体（for，while）等进行了并行性优化，采用流水，展开，合并，嵌套，数据流等方法，将软体中需要一步步执行的循环体，在硬件电路中实现并行化处理，从而大幅提高计算速度，正好应对当下这种高计算量的需求。本博客讲解一下循环体优化的一些方法，以及一些特殊循环体的优化（嵌套for循环，变量边界循环体），参考b站赛灵思官方HLS介绍视频。参数指标综合报告参考的指标参数，较为重要，如下图：Loop Trip Count：循环总次数

能将C语言转换成硬件编码语言的高级综合HLS，跨越软硬件编码的隔阂，将软件编码的功能性与硬件编码的高速性结合起来，借助一些不断改进中的HLS工具（FPGA三巨头争破头），已然构成了一个时新的行业。虽然大多数HLS工具能够自动将一些循环体或者接口进行优化，但其软体转换而来的结构始终难以达到资深硬件工程师的标准，故而目前HLS还是需要人工操作，针对软体源代码进行更细节的优化，并且已经有HLS工程师这一说，不过其要求比较苛刻，软体编程和硬件编程是基础，熟悉各种算法和数字电路是闪光点。行业背景FPGA设计挑

目录高级综合HLS（high-level-synthesis）：软件算法在FPGA上实现硬件加速的综合工具HLS简述HLS应用背景HLS基本要素HLS优势小结高级综合HLS（high-level-synthesis）：软件算法在FPGA上实现硬件加速的综合工具HLS（high-level-synthesis），高级综合，将C/C++/SystemC编写的软体算法综合成RTL编码（VHDL/HDL），以实现软件算法设计的硬件加速和硬件电路设计的抽象级设计&验证。HLS简述HLS（High-le