![](https://img-blog.csdnimg.cn/20200904090032183.jpg?x-oss-process=image/resize,m_fixed,h_224,w_224)
FPGA知识涵盖
本专栏记录总结个人以及网上查找到的FPGA相关知识。
虹科FPGA
虹科FPGA致力于更好的FPGA、SoC以及ASIC开发调试,简化复杂设计的调试流程,大幅缩短开发周期,提高AXI总线利用率。并提供适用于人工智能以及边缘计算的高速处理FPGA开发板(50mm×40mm),支持Ubuntu Linux LTS,ROS,实时操作系统(ThreadX、QNX、FreeRTOS),Xilinx Vitis IDE(Python, C, C++, VHDL, Verilog),通用机器学习(ML)框架(Tensorflow、Caffe),加速库(视觉、数据、DSP、AI)。
展开
-
FPGA开发设计流程总结
FPGA的开发流程是遵循着ASIC的开发流程发展的,发展到目前为止,FPGA的开发流程总体按照图1进行,有些步骤可能由于其在当前项目中的条件的宽度的允许,可以免去,比如静态仿真过程,这样来达到项目时间上的优势。但是,大部分的流程步骤还是需要我们循规蹈矩的去做,因为这些步骤的输入是上一个步骤的结果,输出是下一个步骤的输入的关系,这样的步骤就必不可少了。FPGA开发的具体难度,与软件开发有输入、编译、链接、执行步骤对应的就是设计输入、综合、布局布线、下载烧写,FPGA开发只是为了确保这核心实现主干路每一原创 2020-09-25 09:31:17 · 10416 阅读 · 17 评论 -
FPGA——数字电路崛起的新星
FPGA简介 FPGA(Field Programmable GateArray)于1985年由xilinx创始人之一Ross Freeman发明,虽然有其他公司宣称自己最先发明可编程逻辑器件PLD,但是真正意义上的第一颗FPGA芯片XC2064为xilinx所发明,这个时间差不多比摩尔老先生提出著名的摩尔定律晚20年左右,但是FPGA一经发明,后续的发展速度之快,超出大多数人的想象,近些年的FPGA,始终引领先进的工艺。FPGA的基本特点相较于传统的集成芯片,FPGA具有如下特点: .原创 2020-09-18 09:43:10 · 2687 阅读 · 1 评论 -
Verilog编程之条件编译命令`ifdef
简述用Verilog编程经常会碰到有时候会有不同的条件约束,或者自己尝试设计时不想删掉原来可能已经成功但是需要优化的代码,一般情况下都是直接//或者/*给注释掉方便以后查看和修改。直到我发现条件编译命令`ifdef这种好东西,顺带还强化了解了一波宏指令。宏定义`define、宏调用`include。条件编译命令`ifdef// `define KC705 // 7 Series Kintex differential clock=6.4 ns period, 156.250 MH原创 2020-09-10 09:59:43 · 1390 阅读 · 0 评论 -
verilog语言中的综合与不可综合
(1)所有综合工具都支持的结构:always,assign,begin,end,case,wire,tri,aupply0,supply1,reg,integer,default,for,function,and,nand,or,nor,xor,xnor,buf,not,bufif0,bufif1,notif0,notif1,if,inout,input,instantitation,module,negedge,posedge,operators,output,parameter。(2)所有综合工具都不转载 2020-09-09 10:00:09 · 1714 阅读 · 0 评论 -
Verilog中#的另一种用法:模块外定义常参#(parameter ...)以及调用时修改参数#(10,2)
简介Verilog中用parameter 常参名(一般全大写) 常数语句来定义常参,parameter的位置也比较灵活,本文主要介绍一种在model的描述代码块外定义的常参。例子如下:module exam_prj#(parameter WIDTH=8) //端口内的参数只能在这定义(input [WIDTH-1:0] dataa,//[WIDTH-1:0]input [WIDTH-1:0] datab,output reg [WIDTH:0] result);Parameter原创 2020-09-08 10:50:07 · 10578 阅读 · 2 评论 -
Verilog编程技巧之(括号)、[中括号]、{大括号}用法(对比matlab)
简述在初步接触到Verilog的括号时经常会将其和matlab矩阵的各种(括号)、[中括号]、{大括号}搞混。Verilog中括号的应用Verilog语言中,除去这些括号在计算优先级中的作用(一般也只会用到小括号加优先级)。(括号)主要用于函数模块传参,例如自定义函数 fuc_name后面括号内定义的input、output,或者一些if、always语句后面括号内添加判定信息(其实也就是函数传参)。[中括号]用于位数声明,例如定义reg信号的位数,或者调用某信号的位数:reg [7:0]原创 2020-09-07 14:10:08 · 10204 阅读 · 1 评论 -
赛灵思FPGA——ZYNQ介绍
参考:http://www.zynqbook.com/ZYNQ架构 双核ARM Cortex-A9 处理器:ARM Cortex-A9 是一个应用级的处理器,能运行完整的像Linux 这样的操作系统 传统的现场可编程门阵列(Field Programmable Gate Array,FPGA)逻辑部件:基于Xilinx 7 系列的FPGA 架构 这个架构实现了工业标准的AXI 接口,在芯片的两个部分之间实现了高带宽、低延迟的连接。这意味着处理器和逻辑部分各自都可以发挥最佳的用途,原创 2020-09-21 09:23:45 · 4875 阅读 · 0 评论