![](https://img-blog.csdnimg.cn/20200827175208399.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
虹科FPGA-VARON&VSTAR
VARON:AXI总线性能监测和VSTAR:FPGA调试工具
虹科FPGA
虹科FPGA致力于更好的FPGA、SoC以及ASIC开发调试,简化复杂设计的调试流程,大幅缩短开发周期,提高AXI总线利用率。并提供适用于人工智能以及边缘计算的高速处理FPGA开发板(50mm×40mm),支持Ubuntu Linux LTS,ROS,实时操作系统(ThreadX、QNX、FreeRTOS),Xilinx Vitis IDE(Python, C, C++, VHDL, Verilog),通用机器学习(ML)框架(Tensorflow、Caffe),加速库(视觉、数据、DSP、AI)。
展开
-
虹科FPGA|更便捷的开发调试&更直观的总线性能分析
虹科为您提供优质的FPGA调试工具以及AMBA(AXI)总线性能分析工具,帮助FPGA开发设计更便捷的调试,大幅缩短调试周期;为SoC和ASIC开发提供更精准的AXI总线性能分析,提高总线利用率。原创 2020-11-27 15:56:27 · 565 阅读 · 5 评论 -
VSTAR教程(二)系统运行后监控事件运行并查看观测信号波形
上一讲配置好VSTAR IP到工程的软连接以后,就可以在vivado重新生成插入VSTAR IP 后的bit流文件下载到FPGA开发板上,从而进一步监控和观测。一、启动 Vivado 进行合成和实现1. 打开 Vivado 中的示例项目。根据VSTAR_DUT,确认已添加VSTAR IP( i_VSTAR_TOP) 。 请保持 VSTAR 打开状态。2. 综合和实现完成后,将比特流写入目标FPGA。FPGA 工作后,关闭 Vivado 项目。二、打开 VSTAR 上的调试窗口...原创 2020-09-18 17:30:46 · 733 阅读 · 0 评论 -
VSTAR教程(一)连接观测信号到VSTAR IP
一. Vivado需求:本软件需要在 Vivado 中执行逻辑综合,所以需要提前安装好 Vivado。本教程中演示项目的电路尺寸较小,能够较快完成综合与实现。Vivado 的安装是必须的,因为 VSTAR 使用 Vivado 的 JTAG API 实现与 FPGA JTAG 接口的通信。二. 将示例 Vivado 项目拷贝到PC。本教程中使用8group_8event_8branch_for_for_Zybo_Z7_10例程。本教程保存在 c:/temp 目录。 请务必将...原创 2020-09-11 18:15:58 · 1259 阅读 · 1 评论 -
AXI 总线 事务性能分析仪—VARON
VARON是一款针对IC设计的硬件仿真进行优化的软件,运行于Cent OS Linux系统,需要有一定的VCS使用基础,适用于集成度偏高的IC设计。VARON通过自主研发的IP连接到开发系统,并监视AXI总线上的多种属性和性能,从而使开发者能够更直观的观测系统的运行情况,从而有针对性的进行优化调整。原创 2020-09-04 16:11:42 · 1321 阅读 · 1 评论 -
AXI总线性能监测和FPGA调试:VARON&VSTAR
VARON是一款AXI总线性能监测工具,可通过将其集成到实际芯片中来使用。可与硬件仿真器一起使用,既能传输性能的数值,又能帮助用户分析传输瓶颈。VSTAR是一款FPGA调试工具,可以实时观察信号转换并自动提取信号序列规则。原创 2020-08-27 17:57:06 · 723 阅读 · 1 评论 -
FPGA BUG自动分析工具:VSTAR简介
FPGA BUG自动分析工具——VSTARVSTAR是一款FPGA bug自动分析工具。对于使用Xilinx FPGA的系统,通过嵌入VSTAR IP来检测信号序列是否正常。VSTAR软件可以显示VSTAR IP在监控信号序列中检测到的错误,并将正常序列和错误序列输出到VCD(值变化转储)文件中检查波形。可同时选择多信号监控并在长时间运行的情况下对它们进行探测。一、帮助FPGA设计更便捷的调试随着FPGA的兴起,由于各种IP以及子系统的集成,其设计也变得越来越复杂,debug调试已变得..原创 2020-08-26 11:19:56 · 1630 阅读 · 0 评论