![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
VARON
AXI总线性能监视器
虹科FPGA
虹科FPGA致力于更好的FPGA、SoC以及ASIC开发调试,简化复杂设计的调试流程,大幅缩短开发周期,提高AXI总线利用率。并提供适用于人工智能以及边缘计算的高速处理FPGA开发板(50mm×40mm),支持Ubuntu Linux LTS,ROS,实时操作系统(ThreadX、QNX、FreeRTOS),Xilinx Vitis IDE(Python, C, C++, VHDL, Verilog),通用机器学习(ML)框架(Tensorflow、Caffe),加速库(视觉、数据、DSP、AI)。
展开
-
虹科FPGA|更便捷的开发调试&更直观的总线性能分析
虹科为您提供优质的FPGA调试工具以及AMBA(AXI)总线性能分析工具,帮助FPGA开发设计更便捷的调试,大幅缩短调试周期;为SoC和ASIC开发提供更精准的AXI总线性能分析,提高总线利用率。原创 2020-11-27 15:56:27 · 565 阅读 · 5 评论 -
虹科AXI性能监视器辅助zynq开发调试
APM,AXI Performance Monitor,AXI性能监视器。AXI(Advanced eXtensible Interface)是一种面向高性能、高带宽、低延迟的片内总线,能够使SoC 以更小的面积、更低的功耗,获得更加优异的性能。APM是专门针对赛灵思的zynq开发设计进行的调试,监控运行中AXI总线上数据传输性能,从而在调试过程中有针对性的提高AXI总线利用率。原创 2020-11-11 16:26:49 · 2038 阅读 · 7 评论 -
图形SoC添加USB控制器IP | 使用varon在事务级别监视AXI
1. 项目概述 项目概况: • 现有的消费类图形SoC +添加USB控制器IP –许多用于图形的AXI4总线主控 –2个DDR控制器(AXI4从站) –AXI互连(AXI4) –USB IP(AXI4主设备) 问题: • 新SoC的DDR上需要以更高的成本确保更高的带宽,或者需要确认带有两个DDR控制器的现有总线互连系统中的USB是否有足够的空间。 ✓USB IP的AXI事务应在微帧内(125微秒)。 ✓现有的图形IP的AXI事务应采用VSYNC(帧同步)(60 FPS)。 • .原创 2020-11-04 16:14:40 · 549 阅读 · 2 评论 -
VARON安装教程(Linux-CentOS系统)
VARON安装 要安装VARON,必须安装Qt。 VARON监视器GUI需要Qt 5.12.2,但CentOS的默认qt5-qtbase软件包版本是5.9。 本文将逐步介绍Qt安装,VARON监视器GUI安装和VARON许可证管理器安装。 1.1 下载Qt 5.12.2并运行安装程序 首先,应通过以下命令安装EPEL附加软件包。 %sudo yum install epel-release 接下来,应通过以下命令下载Qt 5.12.2。 %wget https://download.qt..原创 2020-10-14 10:04:45 · 2053 阅读 · 6 评论 -
VARON支持图表类型及其所指标的性能
1. VARON支持图表类型 VARON支持3种类型的图表,数据直方图"Data Histograms"、时序图"Time Series"和总量" Total Amount "。本文解释了每种图表类型。 1.1 数据直方图 数据直方图有以下3种类型。 要打开,请从VARON监视器窗口中选择“Charts-> Data Histograms”菜单。 图1显示了数据直方图图表选择的示例。 本示例的所有菜单均显示“by port”,但是可以通过从“Selection Dialogue”中更改为“by原创 2020-10-14 09:42:20 · 1027 阅读 · 0 评论 -
VARON IP的生成、连接、嵌入与执行
嵌入VARON IP VARON的第一步是在生成VARON IP之前创建具有探测信号列表的配置文件。 VARON IP由Verilog HDL编写,允许用户使用用户电路进行仿真。生成完成,并使用VARON IP运行RTL仿真并执行性能分析。 1. varon_ip_tool命令 “varon_ip_tool”命令是VARON生成并连接到用户电路命令。该命令需要配置文件和用户创建的连接文件。 “varon_ip_tool”的帮助信息如下所示。 % varon_ip_tool -help 用法.原创 2020-10-12 15:35:58 · 941 阅读 · 0 评论 -
VARON设计流程及示例
本文介绍有关使用VARON的设计流程和基础示例的介绍。 设计流程 图1显示了VARON的设计流程。 第一步,将VARON IP导入用户的目标设计。 VARON IP用RTL(Verilog HDL)编写。 这允许用户将VARON IP导入到Verilog HDL或VHDL编写的用户设计和环境中。第二步是选择要观察的AXI信号,然后完成VARON IP配置并注入用户设计。 VARON IP实施完成后,运行仿真,将选择的信号数据提取到文件中并进行仿真。 最后,启...原创 2020-10-10 12:45:38 · 1844 阅读 · 3 评论 -
AXI 总线 事务性能分析仪—VARON
VARON是一款针对IC设计的硬件仿真进行优化的软件,运行于Cent OS Linux系统,需要有一定的VCS使用基础,适用于集成度偏高的IC设计。VARON通过自主研发的IP连接到开发系统,并监视AXI总线上的多种属性和性能,从而使开发者能够更直观的观测系统的运行情况,从而有针对性的进行优化调整。原创 2020-09-04 16:11:42 · 1321 阅读 · 1 评论 -
AXI总线性能监测和FPGA调试:VARON&VSTAR
VARON是一款AXI总线性能监测工具,可通过将其集成到实际芯片中来使用。可与硬件仿真器一起使用,既能传输性能的数值,又能帮助用户分析传输瓶颈。VSTAR是一款FPGA调试工具,可以实时观察信号转换并自动提取信号序列规则。原创 2020-08-27 17:57:06 · 723 阅读 · 1 评论