【无标题】

最新推荐文章于 2022-07-20 16:21:45 发布
最新推荐文章于 2022-07-20 16:21:45 发布
阅读量1k 收藏 10
点赞数 3
分类专栏： 数字系统 文章标签： 数字信号处理
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_50788517/article/details/122414774
版权

笔记

第1章 EDA技术概述

1. EDA技术及其发展

EDA（ Electronic Design Automation）就是以计算机工作平台， 以EDA软件工具为开发环境， 以PLD器件或者ASIC专用集成电路为目标器件设计实现电路系统的一种技术

（ 1） 采用硬件描述语言（ HDL） 进行设计
（ 2） 逻辑综合与优化
（ 3） 开放性和标准化
（ 4） 更完备的库（ Library）

2. Top-down设计与IP核复用

Top-down的设计须经过“设计—验证—修改设计—再验证”的过程， 不断反复， 直到结果能够实现所要求的功能， 并在速度、功耗、 价格和可靠性方面实现较为合理的平衡。
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-sX8DUAGe-1641805461885)(vx_images/81840415226444.png)]

Bottom-up设计， 即自底向上的设计，
由设计者调用设计库中的元件(如各种门
电路、 加法器、 计数器等) ， 设计组合出
满足自己需要的系统
缺点： 效率低、 易出错

IP（ Intellectual Property） ： 原来的含义是指知识产权、 著作权， 在IC设计领域指实现某种功能的设计。

IP核（ IP模块） ： 指功能完整， 性能指标可靠， 已验证的、 可重用的电路功能模块。
IP复用？？？

软IP–用VHDL等硬件描述语言描述的功能块
固IP–完成了综合的功能块
硬IP–供设计的最终阶段产品： 掩膜

3. 数字设计的流程

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-4KMJOMLb-1641805461888)(vx_images/59821015246610.png)]

设计输入

  1. 原理图输入(Schematic diagrams )
  2. 硬件描述语言 (HDL文本输入)
    （ 1） ABEL-HDL
    （ 2） AHDL
    （ 3） VHDL
    （ 4） Verilog HDL
    （3）和（4）都是IEEE标准
    硬件描述语言与软件编程语言有本质的区别

综合
将较高层次的设计描述自动转化为较低层次描述的过程

◆行为综合： 从算法表示、 行为描述转换到寄存器传输级（ RTL）
◆逻辑综合： RTL级描述转换到逻辑门级（ 包括触发器）
◆版图综合或结构综合： 从逻辑门表示转换到版图表示， 或转换到PLD器件的配置网表表示

综合器是能自动实现上述转换的软件工具， 是能将原理图或HDL语言描述的电路功能转化为具体电路网表的工具

布局布线可理解为将综合生成的电路逻辑网表映射到具体的目标器件中实现， 并产生最终的可下载文件的过程。

仿真仿真是对所设计电路的功能的验证
功能仿真 时序仿真

编程配置把适配后生成的编程文件装入到PLD器件中的过程称为下载。
通常将对基于EEPROM工艺的非易失结构PLD器件的下载称为编程（ Program） ，
将基于SRAM工艺结构的PLD器件的下载称为配置（ Configure） 。

4. 常用的EDA软件工具（估计不考）

Ø 集成的 FPGA/CPLD开发工具
Ø 逻辑综合器
Ø 仿真工具
Ø 其他设计工具

5. EDA技术的发展趋势（估计不考）

1． 高性能的EDA工具将得到进一步发展
超大规模集成电路的集成度和工艺水平不断提高。
市场对系统的集成度不断提出更高的要求。
高性能的EDA工具， 其自动化和智能化程度不断提高， 为嵌入式系统设计提供了功能强大的开发环境。
计算机硬件平台性能大幅度提高， 为复杂的SoC设计提供了物理基础。
2． EDA技术将促使ASIC和FPGA逐步走向融合
3． EDA技术的应用领域将越来越广泛

第2章 FPGA/CPLD器件

2.1 PLD器件概述

按编程特点分类：
PLD器件按照可以编程的次数可以分为两类：
(1) 一次性编程器件（ OTP， One Time Programmable）
(2) 可多次编程器件
OTP类器件的特点是： 只允许对器件编程一次， 不能修改， 而可多次编程器件则允许对器件多次编程， 适合于在科研开发中使用。

按编程元件和编程工艺分类：

最低0.47元/天 解锁文章
雪糕糕糕糕糕
关注
  • 3
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
数字集成电路设计（六、Verilog HDL高级程序设计举例）
y_u_yu_yu_的博客
11-23 2311
一部分典型电路的笔记
经典设计实例_整理加解释（36-43）
zpc0212的博客
03-10 332
36.$time与$realtime的区别 1）$time `timescale 10ns / 1ns //仿真时间尺度 module time_dif(); reg ts = 1'b0; parameter delay = 2.6; initial begin #delay ts = 1'b1; #delay ts = 1'b0; ...
带有异步清0、异步置1的D触发器模块描述及其Testbench测试
shuidetiankong的专栏
03-04 1万+
1、Verilog描述具有有异步清0、异步置1的D触发器 //带有异步清0、异步置1的D触发器模块描述 module D_trigger(clk,set,rst,D,Q); input clk; input set; input rst; input D; output Q; reg Q; //寄存器定义 always @ (posedge clk or neged
otp_controller:otp 1024控制器
03-30
OTP控制器版本1.2的项目 特征 通过I2C接口与主机处理器通信 在开始时（引导阶段）或在测试模式下有NVM加载请求时，将OTP值加载到寄存器文件中 在测试模式下编程OTP 文件分发（v1.2） top ------ i2c verilog文件（将被更新）------- otp_top ------ otp_main.sv------ apb_mux.sv------ otp_rcm.v
带有同步清0、同步置1的D触发器模块描述及其Testbench测试
shuidetiankong的专栏
03-04 1万+
1、Verilog描述具有有异步清0、异步置1的D触发器 //同步复位、置位D触发器模块描述 module D_synctrigger(clk,rst,set,D,Q); input clk,rst,set,D; output Q; reg Q;//寄存器定义 always @(posedge clk) begin if(rst) //同步清0，高有效 begin
Qt无标题窗口
05-21
一个比较简单的Qt无标题窗口，基本实现了现在默认窗口自带的功能，可以用于界面美化自绘标题栏。
VC去掉'无标题'字样的方法.zip
11-21
Visual c++去掉'无标题'字样的方法.zip
无标题
02-12
无标题
visual c++取掉对话框窗口的 -无标题 字样的方法
08-04
vc++取掉窗口的 -无标题 字样
Bottom-Up and Top-Down
Billie使劲学的博客
07-05 599
top-down：在模式识别中使用了上下文信息（机器的处理方式）举例：当你看到一张字迹潦草难以辨认的手写文本时，你可以利用整个文本来辅助你理解其中含义，而不是每个字单独辨认。正因为有了周围字体的上下文信息，大脑可以去感知和理解文本里的意思。bottom-up：以数据为主要驱动（更像人类的思维方式）举例：一个人在花园看到一朵花，有关于花朵的所有视觉信息都从视网膜上通过视神经传递到大脑，大脑分析后得到图像从而判断出这是一朵花，以数据驱动，不需要上下文信息，即使这朵花插在头发上，画在图画里，大脑都可以分析出这是一
8位OPT verilog
07-17
OPT的VERILOG代码，供学verilog的人使用
Top-down与Bottom-up
WeisongZhao
08-14 1万+
简析 顾名思义，top-down是由上至下，而bottom-up由下至上的意思。其实，就我对本行业的理解，top = 目的(objective)，bottom = 方法细节(action)。 因此，top-down是由目的开始，推到达到目的的方法与其细节。而bottom-up则是由要采取、或是能采取的行动开始思考，最后看这些行动是否能达到目的。 Top-down思考的人会先花很多时间在搞清楚目的与框架上，bottom-up的人则是通常先把要做的事情一个个列出来后，才思考这和原本的目的有什么关系。 举
（1）D触发器verilog描述
kouq123的博客
11-18 6746
2.1 D触发器verilog描述 2.1.1 本节目录 第一，本节目录； 第二，本节引言； 第三，FPGA简介； 第四，verilog简介； 第五，D触发器verilog描述实例； 第六，结束语。 2.1.2 本节引言 给FPGA一个支点，它可以撬动整个数字逻辑。““给我一根杠杆我就能撬动地球”是古希腊数学家、物理学家阿基米德说的，这句话是阿基米德的经典语录，这句话还被翻译为“给我一个支点，我就能撬起整个地球”，用了夸张的方式来说明杠杆原理。” 2.1.3 FPGA简介 FPGA（F
理解erlang OTP的思想
weixin_30426957的博客
07-22 376
这几天一直在看Erlang，用的当然是Joe大爷亲自写的那本书了。前面语法看着没什么问题了，但是当看到OTP的时候，一下回不过神来。而Joe大爷又说这是整本书最重要的一章，一遍看不懂就两遍，两遍不行就百遍，反正你小子只要想学erlang就得把OTP的思想塞进脑子里。没办法，想要和erlang成为好朋友，他爹的话还是要听的。OTP是Open Telecom Platform的缩写，我第一次也被这个名...
Verilog学习——T触发器
weixin_43726692的博客
07-20 9847
verilog实现T触发器
FPGA中的D触发器
jk_101的博客
04-22 2856
1.基本D触发器 module DFF(D,Q,CLK); input D,CLK; output Q; always @(posedge CLK) begin Q <= D; end endmodule 2.带异步清0、异步置1的D触发器 module DFF1(q,qn,d,clk,set,reset); input d,clk,set,reset; output reg q,qn; always @(pos...
十八、D触发器介绍：
热门推荐
集成电路相关内容
01-12 2万+
目录 1.D触发器： 2.D触发器功能表如下： 3.功能表解析： 4.工作原理分析： 1.D触发器： 从封装中可以看出： CLK的三角形表示边沿触发，即该D触发器为上升沿触发 SET和RESET均为低电平有效 2.D触发器功能表如下： 3.功能表解析： 由于SET和RESET都为低电平有效，所以在D触发器工作时，都要接高电平 当RESET为低电平时，触发器复位。 4.工作原理分析： 由于该触发器为上升沿触发器，在SET和RESET都为高电平的前提下，只要CLK输入
FPGA（二）Verilog语法入门（二）
Curnane0_0的博客
01-01 1952
学习板：ZYNQ7020 Verilog语法入门（二）一、模块1、简述2、模块声明3、端口定义4、信号类型声明5、逻辑功能描述（1）assign持续赋值描述（2）always过程块描述（3）调用内置门元件描述二、过程语句（一）always语句1、敏感信号列表2、posedge与negedge关键字3、敏感列表的通配符（二）initial语句三、块语句（一）串行块begin-end（二）并行块fork-join四、赋值语句（一）持续初值语句assign（二）过程赋值语句<=、=1、阻塞赋值2、非阻塞赋值
从零开始的FPGA学习5-同步复位D触发器、异步复位D触发器
m0_49325388的博客
05-24 7110
从零开始的FPGA学习5-同步复位D触发器、异步复位D触发器原理同步复位的 D 触发器异步复位的 D 触发器特点代码 原理 同步复位的 D 触发器   同步复位的 D 触发器中的“同步”是和工作时钟同步的意思，也就是说，当时钟的上升沿（也可以是下降沿，一般习惯上为上升沿触发）来到时检测到按键的复位操作才有效，否则无效。   如图 14-5 所示最右边的三根红色的竖线表达的就是这种效果，sys_rst_n 被拉低后 led_out 没有立刻变为 0，而是当 syc_clk 的上升沿到来的时候 led_out
设置无标题 android
最新发布
05-02
在Android应用中，设置无标题是一种简洁和美观的设计方式，可以为用户提供更流畅的使用体验。以下是一些实现设置无标题的方法： 1. 在Android的Manifest文件中，找到对应Activity的标签，并添加”android:theme="@...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值