【【萌新的riscV的学习之关于risc指令集的学习使用总五】】

最新推荐文章于 2023-09-27 00:00:48 发布
最新推荐文章于 2023-09-27 00:00:48 发布
阅读量242 收藏
点赞数 1
分类专栏： RISC-V从零学习 文章标签： 学习 risc-v
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_50965981/article/details/132919232
版权

萌新的riscV的学习之关于risc指令集的学习使用总五

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
opcode（操作码） 指令的基本操作
rd目的操作数寄存器 用来存放操作结果
funct3 一个另外的操作码字段
rs1: 第一个源操作数寄存器
rs2: 第二个源操作数寄存器
funct7: 一个另外的操作码字段

还有一种I型的结构
在这里插入图片描述
12位的innediate 的立即数
rs1 : 5位
funct3 : 3位
rd ： 5位
op : 7位操作数
在这里插入图片描述
当我们在写代码时，我们会发现了不仅需要了解整个环境的数据通路是怎么样的还需要对其的指令整个结构有所了解
我们来看整个指令集的构成
一般来说我们会先看ALUOp值
ALUOp值分为 00 01 10 我们会先判断op段位确定是哪个类型的指令
在这里插入图片描述
在这里插入图片描述

ZxsLoves
关注
  • 1
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
RISC-V 指令集手册
03-16
RISC-V 指令集手册 卷1：用户级指令集体系结构（User-Level ISA） 2.1 版 中文版 附：下载链接 https://knowledge.fpga-china.com/uploads/20210930/101f15469f946e18d34a9f97664f1f7b.pdf
riscv-isa-manual:RISC-V指令集手册
04-28
RISC-V指令集手册 该存储库包含RISC-V指令集手册草案的LaTeX源。 在撰写本文时，RISC-V基金会尚未正式采用这些规范。 本作品已根据知识共享署名4.0国际许可协议获得许可。 有关详细信息，请参见LICENSE文件。 本手册分为以下几卷： 第I卷：用户级ISA 第二卷：特权架构 规范的正式版本可在获得。 规范最新草案的编译版本可在 规范的旧正式版本可在 提供了开源RISC-V实现的marchid CSR值的规范列表。
RISC-V 指令格式和6种基本整数指令
耐心的小黑的博客
09-07 3万+
指令格式是指令使用二进制编码表示的结构形式，一般一条指令分为操作码和地 址码两部分： 一、操作码 操作码表示指令的属性功能和执行的指令类型。操作数对应的二进制位数决定了计算机能够实现的最大指令数目。例如，操作码是 7 位的二进制码，计算机能够实现的最大指令数目是 128（2^7）。操作码根据二进制位数是否具有可变性将其细分为固定长度和可变长度两种。 固定长度操作码就是保持二进制位数不变，所有指令的操作码长度都等于某一固 定值，并且它们必须在一个字段中。它的优点主要有：规整的指令格式，简化的底层硬件设计
riscv标准指令集和扩展指令集对应的opcode、funct3、funct7等的值（I/M/A/F/D等等）
bxdzyhx的博客
06-19 1万+
方法1 查阅别人做好的表格 RISCV-Card 可以去这个库里下载pdf。 方法2 查阅riscv的github库 网上找了好久都没找到，后来才发现github的riscv-tools库中有所有指令的opcode…… Github链接：riscv-tools、riscv-opcode 我这里是从riscv-tools库中复制过来的。 怎么根据这个文件知道一个指令对应的opcode呢？ 举个例子，假如我想知道32位add的opcode，从文件中找到add： add rd rs1 rs2
RISC-V指令集
m0_47329175的博客
10-04 2万+
RV32I有32个通用寄存器，以及一个PC寄存器。其中有一个通过硬件设置的值恒为 0 的 x0 寄存器。
计算机系统基础（五）之RISC-V指令集
热门推荐
qq_38915354的博客
04-14 4万+
正在整理中请稍后。。。。。。 提示：这里可以添加系列文章的所有文章的目录，目录需要自己手动添加 例如：第一章 Python 机器学习入门之pandas的使用 提示：写完文章后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录正在整理中请稍后。。。。。。前言一、pandas是什么？二、使用步骤1.引入库2.读入数据总结 前言 提示：这里可以添加本文要记录的大概内容： 例如：随着人工智能的不断发展，机器学习这门技术也越来越重要，很多人都开启了学习机器学习，本文就介绍了机器学习的基础内容。 提示：
从零开始写riscv处理器（一）指令集
weixin_45774715的博客
09-07 2556
其中32位指令集（RV32I）为了进一步支持嵌入式又制定嵌入式指令集（RV32E），将32个32位的通用寄存器砍掉一半，即只有16个32位的通用寄存器，其他保持不变；众所周知，计算机中的硬件只能执行极为简单的低级指令，从复杂的应用程序到原始的指令涉及若干软件层次来将高层次操作解释或翻译成简单的计算机指令。现在，你已经大概了解了R型指令的指令格式，接着来看RV32I指令集中的其他类型指令，不同类型指令有不同的指令格式。其中，最特殊的是x0寄存器，即零寄存器，其被硬编码为0，写入数据忽略，读取数据为0。
RISC-V学习笔记（二）：RISC-V寄存器和指令系统
最新发布
weixin_75067193的博客
09-27 1309
摆烂才是王道
计算机组成与设计（RISC-V版）学习记录二
上帝的骰子
08-01 3565
第二章-计算机的语言一、指令1. 指令类型2.寄存器功能3.RISC-V寻址方式①对大立即数的寻址②分支中的寻址二、程序编译到启动过程1.过程综述2.编译器3.汇编器4.链接器5.加载器三、边角知识点1.二进制补码表示数据2.栈与堆3. gcc的基本操作4. 指令与并行性 一、指令 1. 指令类型 2.寄存器功能 3.RISC-V寻址方式 ①对大立即数的寻址 ②分支中的寻址 二、程序编译到启动过程 1.过程综述 2.编译器 3.汇编器 4.链接器 5.加载器 三、边角知识点 1.二进制补码表示数据 2.栈与
RISC-V（1）cpu基础
怠桑的博客
05-21 2308
1.1.RISCV CPU概述 RISC-V(读作“RISC-FIVE”)是基于精简指令集计算(RISC)原理建立的开放指令集架构(ISA)，V表示为第五代RISC(精简指令集计算机),表示此前已经四代RISC处理器原型芯片。由加州大学伯克利分校的David A. Patterson教授带领下完成。与大多数ISA相反，RISC-V ISA可以免费地用于所有希望的设备中，允许任何人设计、制造和销售RISC-V芯片和软件。它是第一个被设计成可以根据具体场景可以选择适合的指令集的指令集架构。基于RISC-V指令集
CPU设计——RISC-V指令集
weixin_45585462的博客
08-21 8523
RISC-V（英文发音为"risk-five"）架构主要由美国加州伯克利分校（简称伯克利）的Krste Asanovic教授和Yunsup Lee等开发人员于2010年发明。经过几年的发展，伯克利为RISC-V架构开发了完整的软件工具链以及若干开源的处理器实例（例如Pocket Core和BOOM Core），并且得到了计算机体系结构领域的泰斗David Patterson的大力支持。与大多数指令集架构相反，RISC-V指令集架构最大的特点就是开放。
RISC-V 指令格式
绿色羽毛
03-11 1万+
计算机指令即：汇编指令代码 计算机指令是能够被计算机识别并执行的二进制代码，它规定了计算机能完成的某种操作； 计算机指令通常由两部分操作：操作码和操作数（地址码）。 操作码 操作数（地址码） 操作码 opcode 指令中的操作码：指出该指令需要完成操作的类型或性质； 例如，取数、加法、减法、输出等不同的操作具有不同的操作码； 指令中操作码的二进制位数决定了该种计算机最多能具...
RISC-V详细介绍
skywf的博客
05-13 3万+
文章目录写在前面什么是RISC-VRISC-V诞生的背景ISA霸权摩尔定律的穷途末路穷困潦倒的学者不断增长的指令数量RISC-V架构设计思想如何设计一个好的ISARISC-V之RV32I四个典型特点RISC-V之乘除法指令指令格式用乘法代替常数除法RISC-V之RV64RISC-V的特权架构机器模式监管者模式 写在前面 本文主要基于RISC-V中文手册，其中包括但不限于一些网络的资料。本文版权属于skywf，转载或借用请联系作者。 什么是RISC-V RISC-V（发音为“risk-five”）是一个基于
从零开始实现一个基于RISC-V的流水线处理器 (4) ：内部模块
McEv0y的博客
08-17 2358
本文中完成了处理器内部模块的设计。
[计算机硬件] RISC-V 汇编指令笔记
dedohit962375的博客
10-19 5090
RISC-V 汇编指令笔记 本文主要作为RISC-V Instruction的一个梳理。 RISC-V Instruction 的格式通常为 　　Operation code + Destination register+First operand register+Second oprand register 如，add x1, x2, x0 对应的 opcode...
MSIL指令\操作\Opcode对照表
08-29 468
MSIL指令\操作\Opcode对照表 Opcode 名称 参数 弹出(Pop) 压入(Push) 00 nop 　 　 　 01 break 　 　 　 02 ldarg.0 　 　 * 03 ldarg.1 　 　 * 04 ldarg.2 　 　 *...
riscv-isa-sim的使用
a_weiming的博客
12-18 4423
3.3 riscv-isa-sim的使用 主要资料来源： https://github.com/riscv/riscv-isa-sim/tree/d48f107dba6a96fb827cb47fdf290261feadeb35 riscv-isa-sim是一个RISC-V指令的仿真器，riscv-isa-sim的正常运行需要依赖riscv-pk和riscv-fesvr工具。前面有对这些工具的说明。...
riscv汇编指令_从零开始学RISCV之初探EXU
weixin_35664081的博客
01-13 1239
从零开始学RISC-V之初探EXU背景介绍有请EXU登台指令译码寄存器文件算术运算指令写回一个又一个的顶层仿真结果及分析总结一下背景介绍EXU主要负责指令的具体执行，一条指令的生命周期，从IFU取指令开始，历经指令解码，执行，写回，访存五个步骤，这其中，除首尾两个步骤由其他模块负责之外，其余步骤均有EXU负责完成。以一个常见的加法指令ADD t5, ra, sp为例，EXU在完成该指令的...
终于有人把RISC-V讲明白了
mshgocn的博客
03-20 7551
0 RISC-V和其他开放架构有何不同 如果仅从“免费”或“开放”这两点来评判，RISC-V架构并不是第一个做到免费或开放的处理器架构。 在开始之前，我们先通过论述几个具有代表性的开放架构，来分析RISC-V架构的不同之处以及为什么其他开放架构没能取得足够的成功。 0.1 平民英雄——OpenRISC OpenRISC是OpenCores组织提供的基于GPL协议的开放源代码RISC处理器。 ...
risc-v指令集详解
11-06
risc-v指令集详解

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值