浅聊数字后端中的 时钟延迟(clock_latency)

首先

1.时钟延迟的组成部分？

2.如何定义时钟延迟？

 

1.时钟延迟是由  时钟源延迟(source_latency)  和时钟网络延迟(network_latency) 两个部分组成。

如下图所示。

①表示 时钟源延迟 ，指的是从 时钟源点 到 clk定义点 之间的延迟。这段延迟，自始至终都存在。

②表示 时钟网络延迟，指的是从 clk定义点  到 时序单元的时钟输入端  的延迟。要注意的事，和时钟源延迟不一样。这一段延迟的设置并不是自始至终都存在的！  它是在clock tree没做之前，也就是cts前，设置的。在做完clock tree之后，这一段就会用clock tree 的实际delay来替代这个设置。(用 set_propagated_clock来实现)

 

2.常见设置

set_clock_latency   0.1   -source  -min  [get_clocks  CLK]

set_clock_latency   0.5  -source  -max  [get_clocks  CLK]

这两条命令表示的是 时钟源延迟  也就是上图的 ①

部分。

         最小延迟0.1ns，最大延迟0.5ns。

 

set_clock_latency   0.9   -rise  [all_clocks]

set_clock_latency   1.1     -fall   [all_clocks]

这两条命令表示的是  时钟网络延迟，也就是上图的 ② 部分。 

         上升延迟 0.9ns ，下降延迟1.1ns。

 

最后，以上内容均为个人见解，如果错误，还请指正。