- 博客(16)
- 收藏
- 关注
RSS订阅原创 HDLbits-状态机-Exams/ece241 2013 q4:水位问题
【代码】HDLbits-状态机-Exams/ece241 2013 q4:水位问题。
2023-07-09 20:49:22
132
1
原创 quartus 报错
Error (10200): Verilog HDL Conditional Statement error at top_module.v(30): cannot match operand(s) in the condition to the corresponding edges in the enclosing event control of the always construct File:
2023-07-08 17:45:13
920
原创 状态机进阶
前面的文章里状态机采用的是一段式写法，不仅冗杂还容易出错，遗漏没有考虑到的点比如。第二段：组合逻辑的always块，描述状态转移条件。第三段：考虑状态转移条件！
2023-07-07 19:29:37
50
1
原创 基于状态机的按键消抖-verilog随机函数
上篇文章的testbench的方法有些冗杂，这篇中使用随机函数。随机函数可以用在测试仿真中，产生激励，不可被综合。
2023-07-06 22:42:49
81
1
原创 基于状态机的按键消抖
空闲态 (IDLE)》：等待按键按下（等待下降沿)，-旦出现下降沿，就开始 20ms 的计时。按下消抖状态：20ms 的计时状态，在这个状态里，一边计时，一边检测有没有出现上升沿，如果计时满 20ms，没有出现上升沿，发出按键按下的通。释放消抖状态：20ms 的计时状态，在这个状态里，一边计时，一边检测按键有没有出现下。降沿，如果出现下降沿，则回到等待释放状态，如果计时满 20ms 没有出现下降沿，发出。等待释放：等待按键释放（等待上升沿)，一旦出现上升沿，就开始 20ms 的计时~按键释放的通知信号。
2023-07-06 18:26:57
243
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人