基于vivado+Verilog FPGA开发 — GT收发器

代码规范：Verilog 代码规范_verilog代码编写规范-CSDN博客

开发流程：FPGA基础知识----第二章 FPGA 开发流程_fpga 一个项目的整个流程-CSDN博客 

 源码下载：GitHub - Redamancy785/FPGA-Learning-Record: 项目博客：https://blog.csdn.net/weixin_51460407

 一、功能定义

零、低速通信接口的缺陷

1、同步通信要求传输数据线与时钟线等长，高速通信也意味着PCB绘制过程中对走线的要求极高。

2、异步通信冗余度高，不适合高速传输。

3、低速接口高速通信时会产生偏斜。

信道偏斜（Channel Skew）通常指的是在数字通信系统中，信号在信道中传播时由于多种因素导致的时延差异。这种时延差异可能是由于信道的物理特性或者信号在信道中经历的多径传播造成的。信道偏斜会影响信号的时序，可能导致信号的失真，特别是在高速数字通信中，这种失真可能会引起码间干扰（ISI）或其他性能问题。

<