FPGA中的乒乓操作思想

最新推荐文章于 2024-02-29 10:36:22 发布
最新推荐文章于 2024-02-29 10:36:22 发布
阅读量2.3k 收藏 55
点赞数 12
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_51557980/article/details/123501511
版权

乒乓操作的思想

乒乓操作主要是为了处理，输入时钟和输出时钟不匹配的问题，也可以算跨时钟处理

对于乒乓操作我主要参考了野火的文档，以及下面这篇文章彻底弄懂乒乓操作与并行化_快，快去救列宁！的博客-CSDN博客_乒乓buffer

下面开始进入正文

比如假如我现在要处理一系列的数据，数据的输入时钟是100M，但是输出数据的时钟受外部的设备限制，只能有50M时钟，那么也就是说，在相同的时间内，输入了100个数据，而此时我们只能输出50个数据的处理结果，那么只会导致未处理的数据越来越多。那么怎么处理这样的问题呢？这个时候就需要采用乒乓思想了，如下

 

 

 

 

 

那么怎么处理这个问题呢？我们采用下面的思路

 

 

这就是所谓的面积换速度，那么我们也就是用了两块RAM（也就是两个存数据的队列），实现了跨时钟的处理

 

 

 

对于Verilog代码，由于我调用了RAM的ip核，所以可能会出现调用不成功的现象，所以直接采用看波形，如下

 可以看到当8位宽的数据源源不断地输入的时候，16位宽的数据在两个队列之间源源不断的输出，而且是交替输出

如果想自己看波形的话，直接去用野火的代码也可以，网站如下。是第43个项目

ebf_ep4ce10_pro_tutorial_code: 配套代码《FPGA Verilog开发实战指南——基于Altera EP4CE10》

下面讲一种比较特殊的乒乓思想

 

 

 

 

 

小林家的龙小年
关注
  • 12
    点赞
  • 踩
  • 55
    收藏
    觉得还不错? 一键收藏
  • 9
    评论
FPGA重要设计思想及工程应用之乒乓操作设计
05-07
乒乓操作是FPGA中一种重要的算法思想。本文详细讲解了乒乓操作的原理及实现方法。
FPGA_学习_11_IP核_RAM_乒乓操作
heqiunong的专栏
06-21 1729
本篇博客学习另一个IP核，RAM。用RAM实现什么功能呢？实现乒乓操作。乒乓操作是什么呢？以下是本人理解：乒乓操作可以实现低速模块处理高速数据，这种处理方式可以实现数据的串并转换，就是数据位宽之间的转换，是面积与速度互换原则的体现。例如：数据位宽的转换，要将8位的数据转换为16位，按照传统方法，每两个时钟周期完成一次转换，输出数据的变化与时钟信号不是同步的。使用乒乓操作，数据写入数据缓冲模块的时候使用50M的时钟，读出时使用25M的时钟，每次读出16。
FPGA乒乓操作
最新发布
weixin_43431185的博客
02-29 812
使用IP，生成工程需要的时钟信号：50MHz与25MHz，其中 50MHz为RAM写入时钟信号，25MHz为RAM读取时钟信号。
浅谈FPGA的乒乓操作
zhuyi123456789的博客
04-14 7201
乒乓操作是FPGA设计中经常用到的设计思想，常用于需要提高数据效率的地方。其主要特点有： 1、 实现数据的无缝缓冲和处理； 2、 可节约缓冲区空间； 3、 可实现低速模块处理高速模块。 典型的乒乓操作原理如下图： 如图所示： T1时刻，DATA_T1存入buffer 1； T2时刻，buffer 1已被写满，DATA_T2存入buffer 2， 同时buffer 1将DATA_T1送至运...
FPGA设计的四种常用思想与技巧
02-03
本文讨论的四种常用FPGA/CPLD设计思想与技巧：乒乓操作、串并转换、流水线操作、数据接口同步化，都是FPGA/CPLD逻辑设计的内在规律的体现，合理地采用这些设计思想能在FPGA/CPLD设计工作种取得事半功倍的效果。    FPGA/CPLD的设计思想与技巧是一个非常大的话题，由于篇幅所限，本文仅介绍一些常用的设计思想与技巧，包括乒乓球操作、串并转换、流水线操作和数据接口的同步方法。希望本文能引起工程师们的注意，如果能有意识地利用这些原则指导日后的设计工作，将取得事半功倍的效果！    乒乓操作  “乒乓操作”是一个常常应用于数据流控制的处理技巧，典型的乒乓操作方法如图1所示。    乒
FPGA重要设计思想及工程应用之乒乓操作及串并转换
12-04
FPGA重要设计思想及工程应用之乒乓操作及串并转换设计
FPGA实现“乒乓操作”
apple_53311083的博客
09-11 3006
“乒乓操作”是一种常用于数据流控制的处理技巧，可以实现无缝高速数据流缓存。乒乓ram结构：这种结构是将输入数据流通过输入数据选择单元等时地将数据流分配到两个数据缓冲区。通过两个数据缓冲区的读和写的切换，来实现数据的流水式传输。
乒乓操作（Ping-Pong）的理解：为什么是另一种pipeline？
weixin_43701504的博客
10-28 1万+
1.乒乓操作的原理 乒乓操作用于数据流控制的处理技巧。 在两个功能块（function block）对接时，由于瞬时数据率的差异（如block A的写数据频率为200Mhz，而block B的读数据频率为50Mhz），或数据顺序的差异（如block A发送的数据为顺序发送，block B接收数据的顺序为逆序接收，即从最后一个字节开始接收）等原因，导致这两个模块不能同时工作。为了提高电路的数据处理效能，可以用ping-pong buffer结构连接这两个模块，让它们能够同时...
FPGA中的乒乓操作
weixin_42780570的博客
05-10 2972
何为“乒乓操作”？ “乒乓操作”是一个经常应用于数据流控制的处理技术。最大的特点是通过输入选择单元和输出选择单元，按照节拍、相互配合地切换， 将经过缓冲的数据流没有停顿地送到数据处理单元。如果将乒乓操作看成一个整体的模块的话，这个模块的输入数据流与输出数据流都是连续不断，没有任何停顿，因此非常适合对输入数据进行流水线式处理。也就是在遇到输入数据存在延迟，又想...
FPGA 乒乓操作
Bunny9__的博客
09-17 4320
FPGA 乒乓操作 乒乓操作是一个主要用于数据流控制的处理技巧，典型的乒乓操作如下图所示 外部输入数据流通过“输入数据选择控制”模块送入两个数据缓冲区，数据缓冲模块可以为任何存储模块，比较常用的存储单元为双口RAM(Dual RAM)、SRAM、SDRAM、FIFO等 在第一个数据缓冲周期，写“数据缓冲1”模块 在第二个数据缓冲周期，读“数据缓冲1”模块，写“数据缓冲2”模块 在第三个数据缓冲周期，写“数据缓冲1”模块，读“数据缓冲2”模块 . . . . . 这里就用到了乒乓操作完成数据的无缝缓冲和处理
[FPGA系列] “乒乓操作”实战总结
weixin_42636450的博客
09-08 3497
一、基本概念 乒乓操作是...
FPGA乒乓操作及串并转换设计篇
09-15
本文讨论的四种常用 FPGA/CPLD设计思想与技巧： 乒乓操作、 串并转换、 流水线操作、 数据接口同步化， 都是 FPGA/CPLD 逻辑设计的内在规律的体现， 合理地采用这些设计思想能在FPGA/CPLD设计工作种取得事半功倍的效果。FPGA/CPLD的设计思想与技巧是一个非常大的话题， 由于篇幅所限， 本文仅介绍一些常用的设计思想与技巧， 包括乒乓球操作、 串并转换、 流水线操作和数据接口的同步方法。 希望本文能引起工程师们的注意， 如果能有意识地利用这些原则指导日后的设计工作， 将取得事半功倍的效果！
四种常用FPGACPLD设计思想与技巧介绍及乒乓操作案例分析
06-16
文档介绍包括FPGA Verilog程序设计中四种必然涉及到的设计思想，乒乓球操作、串并转换、流水线操作和数据接口的同步方法。
FPGA乒乓操作详解，知道与FIFO的区别吗？
mengzaishenqiu的博客
12-14 479
FPGA乒乓操作是一种高效的数据流控制处理技巧，它主要应用于需要快速且连续数据处理和缓冲的场合。乒乓操作的核心在于利用两个缓冲区交替存储数据流，从而实现数据的无缝实时传输和处理。本文将详细介绍乒乓操作的基本原理、应用场景以及与FIFO的区别。
FPGA设计思想与技巧
weixin_44637270的博客
05-14 142
乒乓操作串并转换流水线操作数据接口同步化都是FPGA/CPLD逻辑设计的内在规律的体现，合理地采用这些设计思想能在FPGA/CPLD设计工作种取得事半功倍的效果。FPGA/CPLD的设计思想与技巧是一个非常大的话题，由于篇幅所限，本文仅介绍这4个常用的设计思想与技巧。
何为乒乓操作
m0_46272475的博客
12-02 2145
乒乓操作是一个经常用于数据流控制的处理技术，具有节约缓冲空间、对数据流无缝处理等特点。进行乒乓操作需要两个数据缓冲单元，可以是双端口RAM，FIFO，SDRAM等可读可写单元。 实现过程如下： 输入数据先进入数据缓冲模块1，待模块1写满之后，输入数据进入模块2，同时输出模块1中的数据。待模块2写满之后，输入数据再次进入模块1，同时输出模块2的数据。如此反复循环地操作，即为乒乓操作。 那么乒乓操作有什么用呢 乒乓操作的最大特点是通过“ 输入数据流选择单元” 和“ 输出数据选择单元” 按节拍、相互配合的切换，将
【Verilog】乒乓操作
秃头仔仔-安凯雯的博客
07-22 2404
乒乓操作常用于数据流的控制处理，在流水处理中，完成数据的无缝缓冲和处理典型乒乓操作示例图。
FPGA-乒乓操作
zazazaz1的博客
12-23 7005
乒乓操作 开发环境 ISE14.7、verilog、spartan6 实验目标 使用两个读写时钟不同的双口RAM实现低速模块处理高速数据的乒乓操作.循环产生0-99和100-199两个数据包，输入时钟为50MHz输出时钟为25MHz 理论学习 外部输入数据流通过输入数据流选择单元将数据流输入到数据缓存模块，比较常用的存储单元有双口RAM，FIFO，SDRAM等。在第一个缓冲周期，数据流通过“输入数据流选择单元”将数据写入“数据缓冲模块1”。写完之后进入第二个缓冲周期，在第二个缓冲周期数据流通过“输入数据流
Verilog基础知识1（FPGA 设计的四种常用思想与技巧之一 -- 乒乓操作）
热门推荐
时间的诗
05-13 2万+
FPGA 设计的四种常用思想与技巧之一   王诚 Lattice Semiconductor       本文讨论的四种常用 FPGA/CPLD 设计思想与技巧： 乒乓操作、 串并转换、 流水线操作、 数据接口同步化， 都是 FPGA/CPLD 逻辑设计的内在规律的体现， 合理地采用这些设计思想能在FPGA/CPLD 设计工作种取得事半功倍的效果。FPGA/CPLD 的设计思想与
Fpga ram乒乓操作
05-10
FPGA RAM乒乓操作一般指使用双缓冲技术来实现高速数据传输，具体操作流程如下： 1. 在FPGA内部设置两个RAM缓存区，分别为A和B。 2. 数据的读写操作在A和B之间交替进行，即先在A中读写数据，然后将B中的数据进行读写，再回到A中进行读写，如此循环。 3. 在数据传输的过程中，可以在一个缓存区中进行数据操作，而在另一个缓存区中进行数据传输，从而实现数据的高速传输和操作。 通过使用RAM乒乓操作，可以提高FPGA内部数据传输的效率和速度，从而增强FPGA的性能和应用能力。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 9
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值