前端设计的主要流程:
大家也可以下载原文件:数字设计ic芯片流程
1、 规格制定
芯片规格: 芯片需要达到的具体功能和性能方面的要求
2、 详细设计
就是根据规格要求,实施具体架构,划分模块功能。
3、 HDL 编码
使用硬件描述语言(vhdl Verilog hdl )将功能以代码的形式描述实现。换句话也就是说将实际的硬件电路功能通过HDL 语言描述起来,形成 RTL 代码(使用cadence 软件)
4、 仿真验证
仿真验证就是检验编码设计的正确性,仿真验证工具 Mentor 公司的Modelsim,Synopsys 的VCS,还有Cadence 的NC-Verilog 均可以对 RTL 级的代码进行设计验证?(使用 Cadence 或 Modelsim 或Synopsys 的VCS 等软件)
5、 STA
Static Timing Analysis(STA),静态时序分析,属于验证范畴,它主要是在时序上对电路进行验证,检查电路是否存在建立时间
(setup time)和保持时间(hold time)的违例(violation)。一个寄存器出现这两个时序违例时,是没有办法正确采样数据和输出数据的, 所以以寄存器为基础的数字芯片功能肯定会出现问题。
(Synopsys 的Prime Time)
6、 形式验证
是验证范畴,它是从功能上(STA 是时序上)对综合后的网表进行验证。常用的就是等价性检查方法,以功能验证后的 HDL 设计为参考,对比综合后的网表功能,他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先HDL 描述的