TLC5620 DAC芯片驅動設計

                                                              

                                                                           

 

                                                             

                                                              

1. // {A1,A0}為A,B,C,D四個通道選擇
2. // RNG為0或1
3.  
4. module TLC5620_DAC(clk,rst,ctrlword,CLK,DATA,LOAD,LDAC,done);
5. input clk;   // 50M Hz
6. input rst;
7. input [10:0] ctrlword;  // {A1,A0,RNG,DATA[7:0]}
8. output CLK;     // 串行接口時鐘
9. output DATA;   // 串行接口數據輸入
10. output LOAD;  // 串行數據加載控制
11. output LDAC;  // 加載DAC
12. output done;   // 傳輸結束標誌
13.  
14. reg CLK;
15. reg DATA;
16. reg LOAD;
17. reg LDAC;
18. reg en;
19. reg done;
20. reg [9:0] cnt;
21.  
22. //===================================================&#