Allegro基本规则设置指导书之Same Net Spacing规则设置

最新推荐文章于 2024-03-16 17:25:01 发布
最新推荐文章于 2024-03-16 17:25:01 发布
阅读量2.7k 收藏 7
点赞数 5
分类专栏： Allegro基本规则设置指导书 文章标签： pcb工艺
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_54787054/article/details/127710109
版权

Allegro基本规则设置指导书之Same Net Spacing规则设置

下面介绍基本规则设置指导书之Same Net Spacing规则设置
在这里插入图片描述

  1. 设置Line到其它的间距规则
    从左往右
    线到线，通孔pin，表贴pin，测试pin，通孔Via，盲埋孔，测试孔，微孔，铜皮，Bond finger，hole之间的间距
    在这里插入图片描述

  2. 设置pin到其它的间距，通孔pin和表贴pin
    在这里插入图片描述

  3. 设置Via到其它的间距
    在这里插入图片描述

  4. 设置shape到其它的间距
    在这里插入图片描述

  5. 设置Bond Finger到其它的间距

了解本专栏 订阅专栏 解锁全文 超级会员免费看
不觉明了
关注
  • 5
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 7
    评论
专栏目录
订阅专栏
Allegro DFM Ravel Rule 板外异物检查
weixin_54787054的博客
10-28 366
Allegro DFM Ravel Rule 板外异物检查
Allegro基本规则设置指导书之Electrical Differentail Pair
weixin_54787054的博客
11-04 654
Allegro基本规则设置指导书之 Electrical Differentail Pair。下面介绍基本规则设置指导书之 Electrical Differentail Pair。这里一般用来设置差分的对内等长，在tolerance这里设置。
Allegro基本规则设置指导书之Same Net Spacing Region
11-04
Allegro基本规则设置指导书之Same Net Spacing Region
allegro 07_A 规则设置基本知识
Matlab - Data_Reconstruction
05-08 556
添加规则设置，文章基于Cadence 16.6版本： Electrical 电气规则；设置等长等 physical 物理规则：常用 --设置线宽等 Spacing 线距规则:常用 same net spacing 相同网络线距规则： properties 属性：焊盘属性，器件属性 DRC ...
Cadence 17.2 软件(Allegro)画PCB操作前期设置参数（仅供参考）（针对相对简单的项目）
Oshir的博客
06-14 9700
此篇文章针对简单的项目对PCB布线前期设置用户使用参数等，方便初学者入门。
allegro 约束管理Constraint Manager（一）
最新发布
weixin_38975819的博客
03-16 2159
介绍Cadence allegro 约束管理器CM的使用方法。
cadence的SMD pin to SMD pin spacing问题(元件本身的引脚间距过小造成的DRC错误)
qq_45138815的博客
09-16 7227
文章目录前言一、解决方法总结 前言 在用allegro绘制PCB的时候，明明已经规定好间距，结果莫名奇妙的报DRC错误，而且还是同一个元器件。真服了。 就像下面这个。 然后参考了网上的解决方法，不知道是不是版本问题，没有所说的选项。 有兴趣的可以看一下 Allegro消除元件本身的引脚间距过小造成的DRC错误 我用的版本candence 17.2 一、解决方法 我也是找了好久才解决，就是在我们规则设计检查这里，不勾选这一项，其他的一样的道理。我的错误是SMD pin to SMD pin spacin.
Allegro中如何消除器件本身Pin间距报错
ltqdxl的博客
02-23 2604
Allegro中如何消除器件本身Pin间距报错
Allegro中的NET到NET之间的间距设置-网络之间的间距
ltqdxl的博客
11-09 3164
CLS-TXC（4）就是说这个NET　CLASS里有三组NET　CLASS-CLASS，意思是说CLS-TXC（4）这个NET　CLASS可以分别对网络HDMI_TXC、HDMI_TX0、HDMI_TX1、HDMI_TX2设规则（当鼠标停在这几个上面时会有提示的，如下图：ClassClass CLS-TXC：CLS-TXC字样）。同理CLS-TX0（4）都一样的。我例子里设的NET-CLASS名设的CLS-TXC、CLS-TX0、CLS-TX1、CLS-TX2名了（因为只用到NET-CLASS）。
Padstack Editor 17.4 - document
谢绝留言与私信
03-12 5785
前言 尝试找一下Cadence17.4中的Padstack Editor的官方文档， 找到了。 做个笔记。 文档位置 D:/Cadence/SPB_17.4/doc/pcoms/pchap.html 搜索 ”Pad Editor“，如下: 焊盘用途(种类) 可选的焊盘用途一共12种. 1. Thru Pin Specifies that the padstack penetrates all layers. This is the default padstack type. You must spe
3种常见的PCB设计错误
07-07
作为所有电子设备不可或缺的一部分，世界上最流行的技术需要完善的PCB设计。但是，过程本身有时什么也没有。精致而复杂，在PCB设计过程中经常会发生错误。由于电路板返工会导致生产延迟，因此，以下是为避免功能错误而应注意的三种常见PCB错误。   1.）着陆模式   虽然大多数PCB设计软件都包含通用电气组件库，它们的相关原理图符号和着陆图案，但某些电路板将要求设计人员手动绘制它们。如果误差小于半毫米，工程师必须非常严格，以确保焊盘之间的适当间距。在此生产阶段中犯的错误将使焊接变得困难或不可能。必要的返工将导致代价高昂的延迟。   2.）使用盲孔/埋孔   在如今已习惯使用IoT的设备的市场中，越来越小的产品继续发挥最大的影响。当较小的设备需要较小的PCB时，许多工程师选择利用盲孔和掩埋过孔来减少电路板的占地面积，以连接内部和外部层。通孔虽然可以有效地缩小PCB的面积，但是却减少了布线空间，并且随着添加的数量增加，可能会变得复杂，从而使某些板变得昂贵且无法制造。   3.）走线宽度   为了使电路板尺寸小而紧凑，工程师的目标是使走线尽可能地窄。确定PCB走线宽度涉及许多变量，这使它变得很困难，因此必须全面了解将需要多少毫安的知识。在大多数情况下，最小宽度要求是不够的。我们建议使用宽度计算器来确定适当的厚度并确保设计精度。   在这些错误影响电路板的整体功能之前就认识它们，是避免代价高昂的生产延误的好方法。
Allegro约束设置详解
09-17
以Allegro16.6为平台，详细说明常用约束设置，图文讲解，清晰明了
CADENCE DRC错误代码
11-15
设计原理图时出现的常见的DRC错误及解决办法
Allegro基本规则设置指导书之Same Net Spacing规则匹配
11-04
Allegro 基本规则设置指导书之 Same Net Spacing 规则匹配 Allegro 是一个功能强大的 PCB 设计和分析软件，旨在帮助用户高效地设计和制造高质量的 PCB。其中，Same Net Spacing 规则匹配是 Allegro 的一个重要功能...
Allegro基本规则设置指导书之Spacing Region
11-04
Allegro 基本规则设置指导书之 Spacing Region Allegro 是一个EDA（Electronic Design Automation）软件平台，旨在帮助设计者快速、准确地设计和制造Printed Circuit Board（PCB）。在 Allegro 中，Spacing Region ...
Allegro基本规则设置指导书之Spacing规则匹配
11-04
Allegro 基本规则设置指导书之 Spacing 规则匹配 Allegro 是一款功能强大且灵活的 PCB 设计软件，旨在帮助用户快速、准确地设计和制造高质量的 PCB。为帮助用户更好地理解和使用 Allegro，下面将对 Allegro 的基本...
cadence SPB17.4 - allegro - 铺铜后DRC报错
谢绝留言与私信
06-14 4105
板子的布局走线都优化过了, 不铺铜也是可以用的. 铺铜能好点(有完整地平面, 制板容易, 焊接应力小).铺铜前, 进行了DRC, DRC通过, 0错误0警告.开始铺铜, 然后进行DRC检查, 突然报了好多错误. 因为将动态铺铜拿掉后, 再DRC, 0错误0警告.由此可以确认, 这些报错是铺铜引起的.仔细看错误提示, 这些都不能算作错误.查了资料后, 决定采用以下措施来消掉DRC报错:从归档工程中, 迁出铺铜前保存的原始工程.动态铺铜(有自动避让功能)在线DRC出现错误将动态铜皮转成静态铜皮(防止status
Allegro PCB设计：约束规则设置详解
"Cadence约束规则设置小结" ...理解并熟练应用Cadence Allegro的约束规则设置是PCB设计工程师必备的技能之一。通过精细化的规则配置，可以实现高效且高质量的PCB设计，满足各种复杂的信号传输和电磁兼容性要求。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 7
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

不觉明了

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值