- MOSI:主设备数据输出,从设备数据输入
- MISO
- SCK(Serial Clock):时钟信号,由主设备产生,又名SCLK
- SS(Slave Select):从设备使能信号,由主设备控制,低电平有效,CS
其中1)~3)为公共线,4)则每个外设器件一条。
CPOL 时钟极性
CPHA 时钟相位
ICSP接头 引出SPI相关引脚
- MISO 12
- Vcc
- SCK 13
- MOSI 11
- Reset
- Gnd
SS 10
PCB (printed circuit board)
MCU接口引脚
•B[2:0]:MCU总线接口选择脚。通过配置B0~B2选择不同总线接口
•D[7:0]:连接到MCU的8位双向数据总线
•D/C#: 数据/命令控制脚
•R/W#(WR#):与通用并行总线接口相关,使用串行接口时拉高
•E (RD#):与通用并行总线接口相关,使用串行接口时拉高
•RES#: 复位信号引脚,低电平有效
•CS#: 芯片片选引脚,低电平有效
SPI总线通过四条线完成MCU与各种外围器件的通信
串行时钟(SCLK)、串行数据(SDIN)、数据/命令控制(D/C#)、片选(CS#)
- MOSI :SDIN D1
- MISO
- SCK: SCLK D0
- SS CS
使用API库
a)实例化SSD1306():构造函数分为使用软件模拟和硬件引脚
b)初始化SSD1306::begin()
c)画图:调用Adafruit_SSD1306.cpp中的各种方法
d)显示SSD1306::display():每次画图后必须调用,使它们得以显示
e)延时delay()
法
d)显示SSD1306::display():每次画图后必须调用,使它们得以显示
e)延时delay()
f)清屏SSD1306::clearDisplay()